PatentDe  


Dokumentenidentifikation DE60124008T2 25.10.2007
EP-Veröffentlichungsnummer 0001350254
Titel VERFAHREN ZUM LESEN DER INFORMATION VON HALBLEITER-WAFERN BEI EINEM PARALLELEN TEST- UND EINBRENN-SYSTEM
Anmelder Qimonda Richmond, LLC, Sandston, Va., US
Erfinder WHITE, Keith Jordan, Richmond, VA 23233, US;
EUBANKS, Mark Daniel, Mechanicsville, VA 23111, US
Vertreter Epping Hermann Fischer, Patentanwaltsgesellschaft mbH, 80339 München
DE-Aktenzeichen 60124008
Vertragsstaaten DE, GB, IE
Sprache des Dokument EN
EP-Anmeldetag 04.12.2001
EP-Aktenzeichen 019855337
WO-Anmeldetag 04.12.2001
PCT-Aktenzeichen PCT/US01/47381
WO-Veröffentlichungsnummer 2002054411
WO-Veröffentlichungsdatum 11.07.2002
EP-Offenlegungsdatum 08.10.2003
EP date of grant 18.10.2006
Veröffentlichungstag im Patentblatt 25.10.2007
IPC-Hauptklasse G11C 29/00(2006.01)A, F, I, 20051224, B, H, EP

Beschreibung[de]
ALLGEMEINER STAND DER TECHNIK 1. Erfindungsgebiet:

Die vorliegende Erfindung betrifft ein Verfahren und ein computerverwendbares Medium einschließlich darin verkörpertem lesbarem Programmcode zum Lesen von Halbleitereinzelchipinformationen und insbesondere zum Lesen einer Speichereinrichtungsidentifikation in einem Paralltest- und Voralterungssystem.

2. Beschreibung des Stands der Technik:

In einigen Fällen werden Halbleiterchips mit einer Identifikation (ID) codiert, wodurch Tester individuelle Chips durch die Produktion hin verfolgen können. Die ID kann Informationen wie etwa Waferchargennummer, Wafernummer und Koordinaten auf einem Wafer enthalten. Durch Verfolgen von Einzelchips durch die Produktion und das Durchführen von Ausbeutestudien können Hersteller die Produktion eines bestimmten Chips optimieren.

Oftmals wird ein Voralterungstest als Teil der Produktion durchgeführt. Der Zweck einer Voralterungsprozedur besteht darin, die Einrichtungen (zum Beispiel SDRAM) über eine gewisse Zeitperiode zu betreiben, während der die meisten Einrichtungen, die einem Anfangsmortalitätsausfall unterworfen sind, tatsächlich ausfallen. Die Voralterung kann beinhalten, die Einrichtungen unter Bedingungen erhöhter Temperatur und erhöhter Spannung (hohe Strombelastung) zu betreiben. Diese Bedingungen sind so ausgelegt, daß sie den Alterungsprozeß beschleunigen, wobei beispielsweise eine relativ kleine Anzahl von Teststunden Monaten des Betriebs gleichwertig sind. Das Ziel eines Voralterungstests besteht darin, die Zuverlässigkeit der schließlich vermarkteten Einrichtungen zu erhöhen.

Ein Test- und Voralterungssystem liefert einzigartige Probleme bezüglich des Verfolgens von Einzelchips. Um Voralterungsdaten zu lesen, benötigt beispielsweise ein Testsystem ausreichend Speicher, um einen seriellen Datenstrom für jede getestete Einrichtung auf Echtzeitbasis unter Verwendung eines Ausfallspeichers zu erfassen. Bei einem derartigen System ist der Aufwand an Speicher wirtschaftlich unerwünscht. Bisher ist nicht bekannt, daß ein zufriedenstellendes Verfahren zur Verfügung steht, um Chip-ID aus mehreren Chips parallel auf einer Voralterungsplatine zu lesen.

Ein zweites Problem mit dem Verfolgen von Einzelchips durch die Voralterung ist der Buskonflikt. Der Buskonflikt kann auftreten, wenn zwei oder mehr Einrichtungen versuchen, entgegengesetzte Logikpegel auf der gleichen oder gemeinsamen Busleitung auszugeben. Bei einem Testsystem teilen sich viele Einrichtungen bei der Voralterung Treiber und Vergleicher parallel, um die Testkosten reduzieren zu helfen. Um jedoch den Buskonflikt zu vermeiden, der mit dem parallelen Testen von Einrichtungen assoziiert ist, werden die Einrichtungen in Bänken getestet. Deshalb ist zu einem beliebigen Zeitpunkt jeweils nur ein Bausteinpin einer beliebigen Einrichtung auf dem gemeinsamen Datenbus freigegeben.

Deshalb besteht eine Notwendigkeit für ein effizientes System und Verfahren zum parallelen Lesen von Halbleiteridentifikationsinformationen aus einer Voralterungstestplatine einschließlich Einrichtungen.

Aus US 6,147,316 ist ein Verfahren bekannt zum Bestimmen einer Speichereinrichtungsidentifikation, wobei das Verfahren das Auslesen von Identifikationssicherungen mehrerer Speichereinrichtungen beinhaltet, um den Sicherungszustand der Sicherungen zu bestimmen. Testergebnisse von Chiptests werden ausgelesenen Identifikationscodes zugeschrieben. Die Identifikationssicherungen werden automatisch ausgelesen.

Eine Aufgabe besteht in der Bereitstellung eines Verfahrens zum Auslesen und Vergleichen von Identifikationssicherungscodes von mehreren Speichereinrichtungen, wobei das Verfahren einen schnellen und effizienten Vergleich von mehreren ausgelesenen Identifikationscodes mit einer vorbestimmten Sequenz von für die Speichereinrichtungsidentifikation bereitgestellten erwarteten binären Datenziffern ermöglicht.

KURZE DARSTELLUNG DER ERFINDUNG

Das Verfahren gemäß der Erfindung umfaßt die folgenden Schritte:

Aufrufen einer seriellen Ausgabe von n Identifikationssicherungen jeder Speichereinrichtung von mehreren Speichereinrichtungen, wobei die Ausgabe zum Identifizieren der Speichereinrichtungen bestimmt ist;

Abtasten der seriellen Ausgabe bei jedem n-ten Bit, um einen Sicherungszustand für eine jeweilige Sicherung jeder Speichereinrichtung zu bestimmen;

Wiederholung der Abtastung für alle n Sicherungen zum Erfassen von Sicherungsdaten für alle Speichereinrichtungen und

Bestimmen einer Bestanden/Versagen-Kette entsprechend der abgetasteten Ausgabe, wobei die Bestanden/Versagen-Kette verwendet wird, um die Speichereinrichtungen durch ein Paralleltest- und Voralterungssystem zu identifizieren.

Das Verfahren ruft eine serielle Ausgabe von n Identifikationssicherungen von zwei oder mehr Speichereinrichtungen auf, die Ausgabe zum Identifizieren der Einrichtung und Abtasten der seriellen Ausgabe bei jedem n-ten Bit, um einen Sicherungszustand für eine Sicherung jeder Einrichtung zu bestimmen. Das Verfahren wiederholt das Abtasten für alle n Sicherungen, um Sicherungsdaten für alle Einrichtungen zu erfassen, und bestimmt eine Bestanden/Versagen-Kette entsprechend der abgetasteten Ausgabe, wobei die Bestanden/Versagen-Kette verwendet wird, um die Einrichtungen durch ein Paralleltest- und Voralterungssystem zu identifizieren.

Die Ausgabe befindet sich auf einer freigegebenen Datenleitung, die während des Voralterungstests verwendet wird, wobei andere Datenleitungen blockiert sind, um einen Buskonflikt zu vermeiden. Die Speichereinrichtung ist ein synchronisierter dynamischer Direktzugriffsspeicher. Die Sicherungen werden vor dem Aufrufen der Ausgabe als Identifikationssicherungen definiert.

Das Verfahren beinhaltet auch das Speichern der Bestanden/Versagen-Kette für die Daten in einer Datenbank und Übersetzen der Bestanden/Versagen-Kette unter Verwendung eines gegenüber der Datenbank ausgeführten Ausdrucks einer strukturierten Abfragesprache. Ein Bestanden wird als eine binäre „1" und eine Versagen als eine binäre „0" interpretiert. Die Bestanden/Versagen-Kette ist eine binäre Datenkette. Die übersetzte Bestanden/Versagen-Kette ist mit einem anderen Test verknüpft. Die blockierten Datenleitungen sind Dreizustands-Datenleitungen.

Das Computerprogrammprodukt enthält einen darin verkörperten computerlesbaren Programmcode, um zu bewirken, daß ein Computer Einrichtungsidentifikationsdaten bestimmt, wobei der computerlesbare Programmcode gemäß der Erfindung folgendes umfaßt:

computerlesbaren Programmcode, um zu bewirken, daß der Computer eine serielle Ausgabe von n Identifikationssicherungen jeder Speichereinrichtung von mehreren Speichereinrichtungen aufruft, wobei die Ausgabe zum Identifizieren der Speichereinrichtungen bestimmt ist;

computerlesbaren Programmcode, um zu bewirken, daß der Computer die serielle Ausgabe von jedem n-ten Bit abtastet, um einen Sicherungszustand für eine jeweilige Sicherung jeder Speichereinrichtung zu bestimmen;

computerlesbaren Programmcode, um zu bewirken, daß der Computer die Abtastung für alle n Sicherungen zum Erfassen von Sicherungsdaten für alle Speichereinrichtungen wiederholt; und

computerlesbaren Programmcode, um zu bewirken, daß der Computer eine Bestanden/Versagen-Kette entsprechend der abgetasteten Ausgabe bestimmt, wobei die Bestanden/Versagen-Kette dazu verwendet wird, die Speichereinrichtungen durch ein Paralleltest- und Voralterungssystem zu identifizieren.

Bevorzugt wird die Ausgabe auf einer freigegebenen Datenleitung (202) auch für einen Voralterungstest verwendet, wobei andere Datenleitungen blockiert sind, um einen Buskonflikt zu vermeiden.

Das Computerprogrammprodukt enthält weiterhin computerlesbaren Programmcode, um zu verursachen, daß der Computer den Bestanden/Versagen-Ausdruck für die Daten in einer Datenbank (404) speichert; und

computerlesbaren Programmcode in einer strukturierten Abfragesprache (502, 504, 506, 508, 510, 512), gegenüber der Datenbank (404) ausgeführt, um zu bewirken, daß der Computer den Bestanden/Versagen-Ausdruck übersetzt.

Außerdem enthält der Speicher eine erste relationale Datenbank zum Speichern der Ergebnisse, gegenüber denen ein Ausdruck einer strukturierten Abfragesprache ausgeführt wird, um die Ergebnisse zu übersetzen, und eine zweite relationale Datenbank einschließlich mindestens einem Identifikationsfeld zum Annehmen der übersetzten Datenkette. Der Speicher ist ein Offline-Speicher.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Bevorzugte Ausführungsformen der vorliegenden Erfindung werden unten unter Bezugnahme auf die beiliegenden Zeichnungen ausführlicher beschrieben. Es zeigen:

1A eine Darstellung eines Verfahrens zum Abtasten von Sicherungen gemäß einer Ausführungsform der vorliegenden Erfindung;

1B ein Flußdiagramm, das das in 1A dargestellte Verfahren zeigt;

2 eine Darstellung, die veranschaulichende Positionen von Datenleitungen gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigt;

3 eine Darstellung, die eine Wafergebietsausfallkarte mit einer Konzentration von Voralterungsausfällen gemäß noch einer weiteren Ausführungsform der vorliegenden Erfindung zeigt;

4 eine Tabelle gemäß einer Ausführungsform der vorliegenden Erfindung, die eine Testdatenbank zeigt; und

5 eine Tabelle gemäß einer weiteren Ausführungsform der vorliegenden Erfindung, die die Ergebnisse einer übersetzten Chip-ID-Kette zeigt.

AUSFÜHRLICHE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN

Die vorliegende Erfindung betrifft das Lesen von Chipidentifikations-(ID)-Informationen aus einer parallelen System- und Voralterungstestplatine. Eine Chip-ID kann Informationen wie etwa Waferchargennummer, Wafernummer und Koordinaten auf einem Wafer enthalten. Bevorzugt stellt der Zustand einer definierten Gruppe von Sicherungen (offen oder geschlossen) die Chip-ID dar. Ein Testgatter kann dann die Chip-ID zum Zweck lesen, Einzelchips, Wafer und/oder Chips durch die Produktion zu verfolgen. Ausbeutestudien können unter Verwendung der aus der Chip-ID und/oder Verfolgung abgeleiteten Informationen durchgeführt werden. Außerdem kann eine Prozeßfensteranalyse durchgeführt werden, um die Auswirkungen einer Sicherung auf ein Testgatter zu bestimmen.

Es versteht sich, daß die vorliegende Erfindung in verschiedenen Formen von Hardware, Software, Firmware, Spezialprozessoren oder einer Kombination davon implementiert werden kann. Bei einer Ausführungsform kann die vorliegende Erfindung in Software als ein Anwendungsprogramm implementiert werden, das in einer Programmspeicherungseinrichtung greifbar verkörpert ist. Das Anwendungsprogramm kann zu einer Maschine hochgeladen und von ihr ausgeführt werden, die irgendeine geeignete Architektur umfaßt. Bevorzugt ist die Maschine auf einer Computerplattform implementiert, die Hardware enthält, wie etwa eine oder mehrere zentrale Verarbeitungseinheiten (CPU), einen Direktzugriffsspeicher (RAM) und eine oder mehrere Eingabe/Ausgabe-(E/A)Schnittstellen. Die Computerplattform enthält auch ein Betriebssystem und Mikroanweisungscode. Die verschiedenen hier beschriebenen Prozesse und Funktionen können entweder Teil des Mikroanweisungscodes oder Teil des Anwendungsprogramms (oder eine Kombination davon) sein, der über das Betriebssystem ausgeführt wird. Außerdem können verschiedene andere periphere Einrichtungen an die Computerplattform angeschlossen sein, wie etwa eine zusätzliche Datenspeicherungseinrichtung und eine Druckeinrichtung.

Es versteht sich weiterhin, daß, weil einige der in den beiliegenden Figuren dargestellten konstituierenden Systemkomponenten und Verfahrensschritte in Software implementiert werden können, die eigentlichen Verbindungen zwischen den Systemkomponenten (oder den Prozeßschritten) je nach der Weise differieren können, wie die vorliegende Erfindung programmiert ist. Angesichts der hier bereitgestellten Lehren der vorliegenden Erfindung ist der Durchschnittsfachmann auf dem betreffenden Gebiet in der Lage, diese und ähnliche Implementierungen oder Konfigurationen der vorliegenden Erfindung in Betracht zu ziehen.

Die vorliegende Erfindung stellt ein System und Verfahren zur Datensammlung in einem parallelen System bereit. Gemäß der vorliegenden Erfindung enthält eine Chip-ID eine oder mehrere Sicherungen, und zu Zwecken dieser Offenbarung wird ein veranschaulichendes Beispiel vorgelegt, bei dem die Chip-ID achtzig Bit oder Sicherungen enthält.

Bevorzugt wird die Chip-ID vor dem Voralterungstesten gelesen, während der Chip (in der Regel mehrere Chips parallel) an eine Voralterungstestplatine verdrahtet ist. Die vorliegende Erfindung kann auch nach dem Voralterungstest implementiert werden. Die Chip-ID bleibt von dem Voralterungstest bevorzugt unbeeinflußt.

Nach einem Modenregistersetzbefehl kann ein Testmodus für eine Chip-ID ausgegeben werden. Durch Aufrufen eines Testmodus beispielsweise durch Verwendung eines dem getesteten Chipdesign eigenen Befehls wird die Chip-ID an einen Ausgangspin ausgegeben. Das Verfahren tastet („strobes") 102 den Ausgang ab, um ein Chip-ID-Bit 104 zu bestimmen. Die Abtastung („strobe") ist ein Abtastverfahren, bei dem erwartete Daten mit der Ausgabe der Chip-ID-Sicherungen und Testplatine verglichen werden. Beispielsweise tastet unter Bezugnahme auf das veranschaulichende Beispiel einer Achtzig-Bit-Chip-ID der Strobe die Ausgabe alle achtzig Bit ab, bis das erfaßte Bit, zum Beispiel Sicherung 0, für jeden Chip in dem Test erfaßt ist. Die Sicherungsdaten werden sequentiell aus einer Eingabe/Ausgabeleitung ausgetaktet, bis alle Sicherungen gelesen sind, beispielsweise für einen Chip mit achtzig Sicherungen wird die Chip-ID für jede Sicherung achtzig Mal ausgegeben.

Die für einen Vergleich verwendeten erwarteten Daten können beispielsweise Daten-H sein, was das Gleiche ist wie eine binäre „1". Allgemein ausgedrückt ist ein Strobe ein Signal, das Daten oder andere Signale auf benachbarten parallelen Leitungen validiert, weshalb der Fachmann angesichts der vorliegenden Erfindung erkennen würde, daß andere Strobes und Abtasttechniken verwendet werden können.

Unter Bezugnahme auf 1A wird ein erster Test (102) aufgerufen, um eine erste Sicherung (zum Beispiel 104) in der Chip-ID jedes Chips mit erwarteten Daten-H (zum Beispiel „1" oder H) abzutasten. Das Verfahren beinhaltet ein Adressierprogramm zum Auswählen individueller Sicherungen zum Testen. Beispielsweise führt bei einem Chip mit achtzig ID-Sicherungen das Verfahren achtzig Strobes durch, einen für jede Sicherung. Der Strobe oder die Abtastung der Sicherungsidentifikationsausgabe erfaßt ein Datenbit (z.B. 102) von jedem getesteten Chip, bevor mit dem Abtasten (z.B. 106) der nächsten Sicherung begonnen wird. Das Verfahren vergleicht die Ausgabe oder das Bit der Sicherung mit erwarteten Daten, um zu bestimmen, ob die Sicherung geschlossen oder offen ist.

Eine geschlossene Sicherung kann definiert werden als ein Bestanden oder „1", und eine offene Sicherung kann definiert werden als ein Versagen oder „0". Wenn die von dem Testmodus aufgerufene Ausgabe einer Sicherung eine „1" ist und mit einem erwarteten Daten-H (z.B. „1") verglichen wird, dann ist das Ergebnis dementsprechend ein Bestanden oder „1". Wenn alternativ die Sicherungsausgabe eine „0" ist, dann ist die Sicherung ein Versagen oder „0" im Vergleich zu dem erwarteten Daten-H. Der Fachmann würde angesichts der vorliegenden Erfindung erkennen, daß das System und Verfahren auch ein Strobe mit einer erwarteten Daten-L (z.B. einer binären 0) implementieren kann.

Nunmehr unter Bezugnahme auf 1B definiert die Erfindung eine Reihe von Chip-ID-Sicherungen 108. Ein Testmodus wird für das bestimmte getestete Chipdesign aufgerufen, was bewirkt, daß die Chips ihre Chip-IDs 109 ausgeben. Die Chip-ID wird sequentiell ausgegeben, bis alle Sicherungen abgetastet worden sind. Ein erstes Chip-ID-Bit (für jeden getesteten Chip) wird aus der seriellen Ausgabe abgetastet und mit erwarteten Daten 110 verglichen. Die resultierenden Informationen werden (wie oben) als ein Bestanden oder ein Versagen interpretiert und in einer Datenbank 112 gespeichert. Das Verfahren wird schleifenförmig durchlaufen, so daß jede Sicherung in der Chip-ID abgetastet wird 114, wobei die interpretierten Bestanden/Versagen-Ergebnisse eine binäre Kette bilden. Die Bestanden/Versagen-Datenkette (binäre Chip-ID) wird in eine Datenbank geladen.

Ein SQL-(Structured Query Language)-Programm kann gegenüber einer relationalen Datenbank durchgeführt werden, um die binäre Kette von Chip-ID-Bits beispielsweise in 5 gezeigt zu übersetzen. SQL ist eine standardmäßige interaktive Programmiersprache zum Abrufen und Aktualisieren von Informationen in einer Datenbank. Die SQL-Ausdrücke werden in einem Format erzeugt, um eine Eingabe zu einem Computer einschließlich der relationalen Datenbank anzuleiten. Die relationale Datenbank ist bevorzugt eine Offline-Datenbank, nämlich eine, die nicht Teil des Voralterungstesters (Ofen) ist. 4 ist ein Beispiel einer relationalen Datenbankstruktur, die eine Testergebniskette 402 enthält. Die Testergebniskette 402 enthält Chip-ID-Bit. Die vier vorausgegangenen Spalten 404 in 4 enthalten Chargennummer, Gerätetyp und Koordinaten, doch können alle Chipinformationen aufgenommen werden.

Wie oben festgestellt wird in einer Parallelsystem- und Voralterungsplatine nur eine Datenleitung (Bausteinpin) freigegeben. Die Einrichtungen (z.B. SDRAM) werden in Bänken auf einer Voralterungsplatine getestet, um die Testerelektronik zu minimieren. Während beim Voralterungstesten ein Pin aktiv gelesen (freigegeben) wird, sind die übrigen Pins auf eine hohe Impedanz oder einen Dreifachzustand gesetzt, um einen Buskonflikt zu vermeiden. Eine Dreizustandsschaltung (Verknüpfung oder sequentiell) ist eine gewöhnliche Schaltung, die einen zusätzlichen Eingang enthält, der als „Freigabe" bezeichnet werden kann. Wenn beispielsweise der Freigabeeingang 1 ist, dann verhält sich die Schaltung wie die entsprechende normale (nicht Dreizustand-) Schaltung. Wenn jedoch der Freigabeeingang 0 ist, dann werden die Ausgänge vom Rest der Schaltung getrennt. Das Dreizustandsdesign ist eine Möglichkeit, um den Testpin zu isolieren.

Um einen Buskonflikt zu vermeiden, erscheinen gemäß der vorliegenden Erfindung die Chip-ID-Daten an dem Bausteinpin, der während des Test- und Voralterungsprozesses verwendet wird. Dementsprechend wird ein Design für den Chip-ID-Pin offenbart. Beispielsweise erscheinen bei einem Infineon-SDRAM, wie in 2 gezeigt, Chip-ID-Informationen auf Datenleitung (Bausteinpin) DQ11 202, während DQ6 204 von dem Voralterungssystem verwendet wird. Die Sicherungsinformationen können bei DQ11 (bidirektionale Datenleitung 11 oder Datenausgabe 11) beginnend bei der dritten ansteigenden Taktflanke gelesen werden. Eine Ausführungsform der vorliegenden Erfindung bewegt die Chip-ID von DQ11 202 zu DQ6 204, wobei DQ6 204 der für das Voralterungstesten eines Infineon-SDRAM verwendete Bausteinpin ist. Die Bezeichnungen für Datenleitung/Pin sind in der Technik bekannt und variieren zwischen Chipdesigns. Außerdem werden die während des Testens nicht verwendeten Pins unter Verwendung der oben beschriebenen Dreizustandslogik blockiert. Deshalb erkennt der Fachmann, daß die vorliegende Erfindung auf anderen Chips einschließlich unterschiedlicher Datenleitungskonfigurationen implementiert werden kann.

Die Voralterungstestdaten eignen sich, weil er mit einer Beanspruchungsprüfung für eine integrierte Schaltung durchgeführt wird. Da der Voralterungsbeanspruchungsprozeß die Alterung der Einrichtung beschleunigt, erzeugt der Voralterungstest den höchsten Prozentsatz an Ausfällen zur Analyse. Die vorliegende Erfindung schlägt ein Verfahren zum Lesen einer Chip-ID vor, das gestattet, Chips durch den Voralterungstest zu verfolgen.

Bevorzugt wird die vorliegende Erfindung vor dem Voralterungstest durchgeführt. Die Chip-ID-Sicherungsleseergebnisse werden zusammen mit den Ergebnissen der Voralterungstests in die Voralterungsdatenbank geladen. Die vorliegende Erfindung übersetzt die Chip-ID-Kette unter Verwendung eines SQL-Ausdrucks wie oben beschrieben in Chip-ID-Felder. Nachdem diese Chip-ID-Felder gefüllt sind, kann die Datenbanktabelle mit anderen Testdaten von anderen Testgattern im Fluß verknüpft werden. Die resultierenden Felder können verwendet werden, um die Voralterungstestdaten mit anderen Testgattern zu verknüpfen. Wie in 5 dargestellt können diese Felder beispielsweise Wafercharge 502, Wafernummer 504, x-Koordinate 506 und y-Koordinate 508 enthalten. Zusätzliche Felder können ebenfalls enthalten sein wie etwa die Datenkette 510 und Herstellungsinformationen 512.

Die Chipverfolgung gestattet, daß Tester die Chargenleistung nach Wafercharge und Wafergebiet untersuchen. Eine Wafergebietsausfallkarte wie in 3 gezeigt liefert wertvolle hochaufgelöste Informationen hinsichtlich der Voralterungstestausfälle und wie sie zu dem Waferherstellungsprozeß in Beziehung stehen. In 3 kann man die Konzentration von Voralterungstestausfällen 302 sehen. Anhand der Waferkarte und der Datenbankinformationen können Ausbeuten analysiert und Verbesserungen bei der Produktion vorgenommen werden.

Die vorliegende Erfindung kann auch bei einer Fensterchargenanalyse verwendet werden. Die Fensterchargenanalyse kann dabei behilflich sein, eine Empfindlichkeitsvarianz in einem Halbleiterchip zu bestimmen, während die Varianz als Funktion der Zeit verfolgt wird. Auf der Basis der Prozeßfensteranalyse kann eine Rezeptdatenbank (für einen bestimmten Halbleiterchip) (mit der Analyse) integriert werden, so daß spezifische Rezepte einschließlich voreingestellter benutzerspezifizierter Parameter während des Produktionsprozesses automatisch aufgerufen werden können. Das Verknüpfen von voreingestellten Rezepten mit einer automatisierten Produktion kann die Reproduzierbarkeit und Genauigkeit zwischen Durchläufen und Chargen optimieren.

Nachdem Ausführungsformen eines Verfahrens zum Lesen von Halbleitereinzelchipinformationen in einem Paralleltest- und Voralterungssystem beschrieben worden sind, sei angemerkt, daß von dem Fachmann angesichts der obigen Lehren Modifikationen und Variationen vorgenommen werden können. Es versteht sich deshalb, daß an den besonderen Ausführungsformen der offenbarten Erfindung Änderungen vorgenommen werden können, die innerhalb des Schutzbereichs der Erfindung liegen, wie durch die beigefügten Ansprüche definiert. Nachdem die Erfindung somit mit den Einzelheiten und der Genauigkeit beschrieben worden ist, die von den Patentgesetzen gefordert werden, wird in den beigefügten Ansprüchen vorgesetzt, was beansprucht und durch Patenturkunde geschützt werden soll.


Anspruch[de]
Verfahren zum Bestimmen einer Speichereinrichtungsidentifikation, mit den folgenden Schritten:

Aufrufen einer seriellen Ausgabe von n Identifikationssicherungen (104) jeder Speichereinrichtung von mehreren Speichereinrichtungen, wobei die Ausgabe zum Identifizieren der Speichereinrichtungen bestimmt ist;

Abtasten der seriellen Ausgabe bei jedem n-ten Bit, um einen Sicherungszustand für eine jeweilige Sicherung (104) jeder Speichereinrichtung zu bestimmen;

Wiederholung der Abtastung für alle n Sicherungen (104) zum Erfassen von Sicherungsdaten für alle Speichereinrichtungen und

Bestimmen einer Bestanden/Versagen-Kette (402) entsprechend der abgetasteten Ausgabe, wobei die Bestanden/Versagen-Kette (402) verwendet wird, um die Speichereinrichtungen durch ein Paralleltest- und Voralterungssystem zu identifizieren.
Verfahren nach Anspruch 1, wobei die Ausgabe sich auf einer freigegebenen Datenleitung (202) befindet, die auch für Voralterungstests verwendet wird, wobei andere Datenleitungen blockiert sind, um einen Buskonflikt zu vermeiden. Verfahren nach Anspruch 1, wobei die Speichereinrichtung ein synchronisierter dynamischer Zugriffsspeicher ist. Verfahren nach Anspruch 1, wobei die Sicherungen (104) vor dem Aufrufen der Ausgabe als Identifikationssicherungen definiert werden. Verfahren nach Anspruch 1, weiterhin mit den folgenden Schritten:

Speichern der Bestanden/Versagen-Kette (402) für die Daten in einer Datenbank (404) und

Übersetzen der Bestanden/Versagen-Kette unter Verwendung eines gegenüber der Datenbank (404) ausgeführten Ausdrucks einer strukturierten Abfragesprache.
Verfahren nach Anspruch 5, wobei ein Bestanden als eine binäre "1" und ein Versagen als eine binäre "0" interpretiert wird. Verfahren nach Anspruch 5, wobei die Bestanden/Versagen-Kette (402) eine binäre Datenkette ist. Verfahren nach Anspruch 5, wobei die übersetzte Bestanden/Versagen-Kette (402) mit einem anderen Text verknüpft ist. Verfahren nach Anspruch 2, wobei die blockierten Datenleitungen Dreizustands-Datenleitungen sind. Computerprogrammprodukt einschließlich eines darin verkörperten computerlesbaren Programmcodes, um zu bewirken, daß ein Computer Einrichtungsidentifikationsdaten bestimmt, wobei der computerlesbare Programmcode in dem Computerprogrammprodukt folgendes umfaßt:

computerlesbaren Programmcode, um zu bewirken, daß der Computer eine serielle Ausgabe von n Identifikationssicherungen jeder Speichereinrichtung von mehreren Speichereinrichtungen aufruft, wobei die Ausgabe zum Identifizieren der Speichereinrichtungen bestimmt ist;

computerlesbaren Programmcode, um zu bewirken, daß der Computer die serielle Ausgabe von jedem n-ten Bit abtastet, um einen Sicherungszustand für eine jeweilige Sicherung (104) jeder Speichereinrichtung zu bestimmen;

computerlesbaren Programmcode, um zu bewirken, daß der Computer die Abtastung für alle n Sicherungen (104) zum Erfassen von Sicherungsdaten für alle Speichereinrichtungen wiederholt; und

computerlesbaren Programmcode, um zu bewirken, daß der Computer eine Bestanden/Versagen-Kette (402) entsprechend der abgetasteten Ausgabe bestimmt, wobei die Bestanden/Versagen-Kette (402) dazu verwendet wird, die Speichereinrichtungen durch ein Paralleltest- und Voralterungssystem zu identifizieren.
Computerprogrammprodukt nach Anspruch 10, wobei die von dem computerlesbaren Programmcode aufgerufene Ausgabe auf einer freigegebenen Datenleitung (202) auch für einen Voralterungstest verwendet wird, wobei andere Datenleitungen blockiert werden, um einen Buskonflikt zu vermeiden. Computerprogrammprodukt nach Anspruch 10, das weiterhin folgendes umfaßt:

computerlesbaren Programmcode, um zu verursachen, daß der Computer den Bestanden/Versagen-Ausdruck für die Daten in einer Datenbank (404) speichert; und

computerlesbaren Programmcode in einer strukturierten Abfragesprache (502, 504, 506, 508, 510, 512), gegenüber der Datenbank (404) ausgeführt, um zu bewirken, daß der Computer den Bestanden/Versagen-Ausdruck übersetzt.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com