PatentDe  


Dokumentenidentifikation DE60129104T2 25.10.2007
EP-Veröffentlichungsnummer 0001246200
Titel Halbleiterspeicheranordnung
Anmelder Fujitsu Ltd., Kawasaki, Kanagawa, JP
Erfinder Yagishita, Yoshimasa, Kawaski-shi, Kanagawa 211-8588, JP;
Uchida, Toshiya, Kawaski-shi, Kanagawa 211-8588, JP
Vertreter W. Seeger und Kollegen, 81369 München
DE-Aktenzeichen 60129104
Vertragsstaaten DE, FR, GB
Sprache des Dokument EN
EP-Anmeldetag 05.12.2001
EP-Aktenzeichen 013102017
EP-Offenlegungsdatum 02.10.2002
EP date of grant 27.06.2007
Veröffentlichungstag im Patentblatt 25.10.2007
IPC-Hauptklasse G11C 29/00(2006.01)A, F, I, 20070529, B, H, EP

Beschreibung[de]
HINTERGRUND DER ERFINDUNG 1. Gebiet der Erfindung

Diese Erfindung betrifft eine Halbleiterspeichervorrichtung und insbesondere eine Halbleiterspeichervorrichtung mit einer Shiftredundanzfunktion.

2. Beschreibung des Standes der Technik

Wenn eine defekte Leitung in einer hergestellten Halbleiterspeichervorrichtung vorhanden ist, kann sie auf normal zurückgesetzt werden, indem andere Leitungen einschließlich eine redundanten Leitung für die defekte Leitung durch die Verwendung einer Technik substituiert werden, die Shiftredundanz genannt wird.

9 ist eine Ansicht, um einen Überblick über Shiftredundanz zu geben. In 9 umfasst ein Speicherarray 2 eine normale Leitung 2a und eine redundante Leitung 2b. Wie diese zu verbinden sind, wird durch einen Decodierer 1 geregelt.

Wie in 10 gezeigt wird angenommen, dass eine defekte Leitung im Mittelbereich dieser Halbleiterspeichervorrichtung erkannt wird. Dann kann der Decodierer 1 andere Leitungen einschließlich der redundanten Leitung für die defekte Leitung substituieren, indem alle Leitungen nach rechts geschiftet werden, die auf der rechten Seite der defekten Leitung sind.

11 ist ein Schaltungsdiagramm zum Realisieren dieser Shiftredundanz. In 11 hält eine Adresshalteschaltung 20 eine Adresssignaleingabe von außen und stellt sie einer Decodierschaltung 21 zur Verfügung.

Die Decodierschaltung 21 decodiert ein Adresssignal, das durch die Adresshalteschaltung 20 gehalten wird, erzeugt ein Auswahlsignal zum Auswählen einer vorbestimmten Leitung in einem Speicherarray und stellt es einer Worttreiberschaltung 22 zur Verfügung.

Die Worttreiberschaltung 22 steuert das Speicherarray gemäß einem Auswahlsignal, das von der Decodierschaltung 21 zugeführt wird.

Eine Sicherungsschaltung 23 umfasst Sicherungen, deren Anzahl der der Wortleitungen (engl. word line) im Speicherarray entspricht. Wenn Tests, die nach der Herstellung laufen, zeigen, dass eine vorbestimmte Wortleitung im Speicherarray defekt ist, wird Information, welche die defekte Leitung zeigt, gespeichert werden, indem Sicherungen durchgebrannt werden, welche der Position (Adresse) der defekten Leitung entsprechen, durch die Verwendung einer externen Einheit.

Eine Decodierschaltung 24 decodiert in der Sicherungsschaltung 23 gehaltene Information, die eine defekte Leitung zeigt, erzeugt ein Anzeigesignal, das die defekte Leitung zwischen den Wortleitungen anzeigt, und stellt es einer Redundanzschaltung 25 zur Verfügung.

Die Redundanzschaltung 25 steuert die Worttreiberschaltung 22 gemäß einem Anzeigesignal und substituiert andere Leitungen einschließlich einer redundanten Leitung für eine defekte Leitung.

Nun wird eine Operation in der obigen bekannten Halbleiterspeichervorrichtung beschrieben werden.

Wenn Tests, die nach der Herstellung laufen, zeigen, dass eine vorbestimmte Wortleitung im Speicherarray defekt ist, wird eine Sicherung in der Sicherungsschaltung 23, die dieser defekten Leitung entspricht, durchgebrannt werden.

Es wird angenommen, dass eine Halbleiterspeichervorrichtung, in der Sicherungen, die einer defekten Leitung entsprechen, auf diese Art und Weise durchgebrannt wurden, in einer vorbestimmten Schaltung montiert ist und dass Spannung daran angelegt wird. Zuerst erzeugt die Sicherungsschaltung 23 ein entsprechendes Signal, wie Sicherungen durchgebrannt werden (Adresssignal, welches die defekte Leitung zeigt), und stellt es der Decodierschaltung 24 zur Verfügung.

Die Decodierschaltung 24 decodiert das Signal, das von der Sicherungsschaltung 23 zugeführt wird, erzeugt ein Anzeigesignal und stellt es der Redundanzschaltung 25 zur Verfügung.

Die Redundanzschaltung 25 bezieht sich auf das Anzeigesignal, das von der Decodierschaltung 24 zugeführt wird, shiftet Wortleitungen, indem die Worttreiberschaltung 22 gesteuert wird, und substituiert andere Leitungen einschließlich einer redundanten Leitung für die defekte Leitung (siehe 10).

Wenn die Shiftredundanz abgeschlossen ist, beginnt die Halbleiterspeichervorrichtung, ein Adresssignal entgegenzunehmen, und die Adresshalteschaltung 20 hält eine Adresssignaleingabe.

Die Decodierschaltung 21 decodiert das Adresssignal, das durch die Adresshalteschaltung 20 gehalten wird, erzeugt ein Auswahlsignal und stellt es der Worttreiberschaltung 22 zur Verfügung.

Die Worttreiberschaltung 22 führt eine Shiftredundanz basierend auf Anweisungen von der Redundanzschaltung 25 durch, so dass die Worttreiberschaltung 22 das Auswahlsignal, das von der Decodierschaltung 21 zugeführt wird, richtig shiftet, und stellt es dem Speicherarray zur Verfügung. Dieses kann die defekte Leitung von Leitungen ausschließen, auf die zugegriffen wird, und die redundante Leitung für die defekte Leitung substituieren.

12 ist eine Ansicht, um einen Überblick eines Schaltungsmusters zu geben, das im Falle der in 11 gezeigten Schaltung geformt wird, die auf ein Halbleitersubstrat montiert wird. In diesem Beispiel sind die Decodierschaltung und die Sicherungsschaltung entlang einer Seite des Speicherarrays angeordnet. Schraffierte Bereiche in der Decodierschaltung sind die Redundanzschaltungen. Jede der rechten und linken Hälften des Speicherarrays ist eine Redundanzeinheit. Wenn eine defekte Leitung in jeder Einheit vorhanden ist, wird die Operation zum Substituieren einer redundanten Leitung für eine defekte Leitung in jeder Einheit unabhängig durchgeführt werden.

Wie oben erwähnt, wenn es eine eins-zu-eins Beziehung zwischen einem Speicherarray, in welchem Shiftredundanz durchgeführt wird, und einer Sicherungsschaltung gibt, ist die einzige Sache, die getan werden muss, das erneute Hinzufügen eines Blocks, welcher der redundanten Leitung entspricht. Daher kann eine Shiftredundanz leicht realisiert werden.

Wie in 11 gezeigt, um Shiftredundanz zu realisieren, müssen Auswahlverdrahtungen für Shiftredundanz separat von normalen Auswahlverdrahtungen ausgebildet werden. Es sind viele Verdrahtungen vorhanden, insbesondere nach der Decodierschaltung 21 und der Redundanzschaltung 25, so dass Verdrahtungsnachteile und Probleme beim Anordnen der Drähte abhängig von einem Schaltungslayout auftreten können.

Des Weiteren, wie in 13 gezeigt, mit einer Halbleiterspeichervorrichtung, wie z.B. einem Fast-Cycle Random Access Memory (FCRAM), der aus einer Mehrzahl von Teilblöcken besteht, gibt es eine Technik, bei welcher die Mehrzahl von Teilblöcken eine Sicherung teilen. In diesem Fall ist ein „Teilblock" eine Speicherarrayeinheit, welche eine redundante Leitung umfasst. In diesem Beispiel sind schraffierte Bereiche Redundanzschaltungen, so dass jeweils zwei Teilblöcke in horizontaler und vertikaler Richtung vorgesehen sind. Das heißt, diese Halbleiterspeichervorrichtung besteht aus insgesamt 4 (= 2 × 2) Teilblöcken.

In diesem Beispiel teilen sich zwei Teilblöcke, die in vertikaler Richtung angeordnet sind, eine Sicherungsschaltung. Daher, wie in 14 gezeigt, wenn eine defekte Leitung in einem der zwei Teilblöcke vorhanden ist, die in vertikaler Richtung angeordnet sind, wird Shiftredundanz an beiden durchgeführt. In diesem Beispiel sind die vierte Leitung von links und die Leitung ganz rechts defekte Leitungen. Die redundanten Leitungen ganz links im linken und im rechten Teilblock werden für diese defekten Leitungen substituiert.

Wenn sich eine Mehrzahl von Teilblöcken, die in vertikaler Richtung angeordnet sind, auf diese Art und Weise die gleiche Sicherungsschaltung teilen, müssen eine Decodierschaltung in jedem Teilblock und die Sicherungsschaltung mit einer Verdrahtung verbunden werden. Daher, wie in den 13 und 14 gezeigt, müssen einige dieser Verdrahtungen über einen Teilblock verlaufen, was zu einer höheren Wahrscheinlichkeit der Nachteile von Verdrahtungen führt, welche auftreten, und zu einer Schwierigkeit bei einem Decodiererlayout führt.

Mit einem Speicherlayout vom Ausbreitungstyp können sich Speicherarrays, die in vertikaler Richtung angeordnet sind, eine Sicherungsschaltung teilen. In diesem Fall gibt es keinen Bedarf, Leitungen über einem Speicherarray anzuordnen. Jedoch ist diese Technik nicht auf Fälle anwendbar, in denen mehr als zwei Speicherarrays existieren.

Die Zusammenfassung des japanischen Patents Vol. 2000 Nr. 19 (2001-06-05) und JP 2001 052 496 A offenbart einen Halbleiterspeicher. Diese Vorrichtung ist mit einem Speicherzellenarray versehen, das mit Wortleitungen mit n+1 (n: positive Ganzzahl) Leitungen, einem Registerabschnitt, der eine codierte defekte Adresse hält, die eine defekte Wortleitung spezifiziert, einem Decodierer für eine defekte Adresse, der die defekte Adresse aus dem Registerabschnitt decodiert und die defekte Wortleitung spezifiziert, Auswahlmitteln S1–Sn, die entweder die (i)-te Wortleitung oder die (i+1)-te Wortleitung für eine (i)-te (1 ≤ i ≤ n) Ausgabesignalleitung eines Zeilendecodierers auswählen und sie verbinden, und Steuermitteln C1–Cn, welche jedes Auswahlmittel S1–Sn steuern, so dass die Wortleitungen außer den defekten Wortleitungen ausgewählt werden, in Übereinstimmung mit der Anordnungsreihenfolge für eine Ausgabe des Zeilendecodierers basierend auf der Ausgabe des Decodierers für eine defekte Adresse, versehen ist.

Die Zusammenfassung des japanischen Patents Vol. 2000, Nr. 10, 17 (2000-11-17) und JP 2000 187 620 A beschreibt eine Halbleiterspeichervorrichtung. Die defekte Adresse (die Adresse der defekten Speicherzelle) eines Hauptspeichers wird in ein Register abgerufen, und eine Adresse, die in einem Adressbus erscheint, wird durch einen Vergleicher mit einer Adresse verglichen, die im Register gespeichert ist, und wenn sie übereinstimmen, werden Schaltbauteile gemäß der Ausgabe des Vergleichers geschaltet, und die Adresse eines vorausgehenden Speicheradressenausgabebauteils wird dem Treiber des Hauptspeichers und dem Treiber eines vorausgehenden Speichers zugeführt. Zu diesem Zeitpunkt wird der Treiber des Hauptspeichers in einen Operationsunterdrückungszustand umgewandelt, und der Treiber des vorausgehenden Speichers wird in einen Operationsfreigabezustand (freigeben) umgewandelt durch eine gemeinsame Steuerleitung. Demnach wird das Ziel des Zugriffs vom Hauptspeicher auf den vorausgehenden Speicher geschaltet gemäß der Ausgabe der defekten Adresse.

Die US-A-5446692, auf welcher der Oberbegriff des Anspruchs 1 basiert, beschreibt einen SRAM, umfassend eine Mehrzahl von Speicherblöcken, wobei jeder eine zu teilende Redundanzspeicherzelle besitzt. In Redundanzzeilendecodierern, die in jedem Speicherblock vorgesehen sind, ist ein Speicherblock, der beseitigt werden soll, programmiert. Dementsprechend kann eine Redundanzspeicherzellenzeile, die jedem Redundanzzeilendecodierer entspricht, verwendet werden, um eine defekte Speicherzelle in einem anderen Speicherblock zu beseitigen.

Die vorliegende Erfindung ist im beigefügten unabhängigen Anspruch definiert, auf welchen nun Bezug genommen werden soll. Weitere bevorzugte Merkmale können den Unteransprüchen entnommen werden, die davon abhängig sind.

Um solche Probleme anzugehen, wurde die vorliegende Erfindung gemacht. Ausführungsbeispiele der vorliegenden Erfindung zielen darauf ab, die Wahrscheinlichkeit der Nachteile von Verdrahtungen die entstehen zu reduzieren und die Anordnungen von Decodierern einfach zu machen, insbesondere in einer Halbleiterspeichervorrichtung, die eine Mehrzahl von Teilblöcken besitzt.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nun lediglich beispielhaft mit Bezugnahme auf die beigefügten Zeichnungen beschrieben werden, in denen:

1 eine Ansicht zum Beschreiben der Operationsprinzipien der vorliegenden Erfindung ist.

2 ist eine Ansicht, welche die Struktur eines ersten Ausführungsbeispiels der vorliegenden Erfindung zeigt.

3 ist eine Ansicht zum Beschreiben einer Operation im ersten Ausführungsbeispiel, das in 2 gezeigt ist.

4 ist eine Ansicht zum Beschreiben einer Operation im ersten Ausführungsbeispiel, das in 2 gezeigt ist.

5 ist eine Ansicht, welche die Struktur eines zweiten Ausführungsbeispiels der vorliegenden Erfindung zeigt.

6 ist eine Ansicht zum Beschreiben einer Operation im zweiten Ausführungsbeispiel, das in 5 gezeigt ist.

7 ist eine Ansicht, welche die Struktur eines dritten Ausführungsbeispiels der vorliegenden Erfindung zeigt.

8 ist eine Ansicht, welche die detaillierte Struktur eines Bereichs zeigt, der in 7 mit einer gestrichelten Linie umgeben ist.

9 ist eine Ansicht, um einen Überblick einer bekannten Shiftredundanz zu geben.

10 ist eine Ansicht, um einen Überblick einer bekannten Shiftredundanz zu geben.

11 ist eine Ansicht, welche die Struktur einer bekannten Halbleiterspeichervorrichtung zeigt.

12 ist eine Ansicht, um einen Überblick eines Schaltungsmusters zu geben, das in dem Fall der Schaltung geformt wird, die in 11 gezeigt ist und die auf ein Halbleitersubstrat montiert wird.

13 ist eine Ansicht zum Beschreiben eines Beispiels von Shiftredundanz in einer Halbleiterspeichervorrichtung, die aus einer Mehrzahl von Teilblöcken besteht.

14 ist eine Ansicht zum Beschreiben eines Beispiels von Shiftredundanz in einer Halbleiterspeichervorrichtung, die aus einer Mehrzahl von Teilblöcken besteht.

1 ist eine Ansicht zum Beschreiben der Operationsprinzipien der vorliegenden Erfindung. Wie in 1 gezeigt umfasst eine Halbleiterspeichervorrichtung gemäß der vorliegenden Erfindung eine Adresseingabeschaltung 30, eine Treiberschaltung 31, eine Signalleitung 32, eine Redundanzschaltung 33, eine Speicherschaltung 34 für Information über defekte Leitungen, eine Zuführschaltung 35 und ein Speicherarray 36.

Die Adresseingabeschaltung 30 empfängt eine Adresssignaleingabe von außen und stellt sie der Treiberschaltung 31 über die Signalleitung 32 zur Verfügung.

Die Treiberschaltung 31 steuert das Speicherarray 36 gemäß einem Adresssignal, das über die Signalleitung 32 zugeführt wird.

Die Signalleitung 32 verbindet die Adresseingabeschaltung 30 und die Treiberschaltung 31 elektrisch, um ein Adresssignal zu übertragen.

Die Redundanzschaltung 33 ist nahe der Treiberschaltung 31 angeordnet und führt den Prozess des Substituierens anderer Leitungen einschließlich einer redundanten Leitung für eine defekte Leitung im Speicherarray 36 durch.

Die Speicherschaltung 34 für Information über defekte Leitungen speichert Information, die eine defekte Leitung im Speicherarray 36 zeigt.

Die Zuführschaltung 35 führt Information zu, die eine defekte Leitung zeigt, welche in der Speicherschaltung 32 für Information über defekte Leitungen gespeichert wird, an die Redundanzschaltung 33 über die Signalleitung 32.

Nun wird eine Operation in 1 beschrieben werden. Wenn Tests zeigen, das eine defekte Leitung im Speicherarray 36 vorhanden ist, wird Information zum Spezifizieren der defekten Leitung in der Speicherschaltung 34 für Information über defekte Leitungen durch eine weitere Vorrichtung gespeichert. Die Speicherschaltung 34 für Information über defekte Leitungen besitzt eine Mehrzahl von Sicherungen. Information in Bezug auf die defekte Leitung wird gespeichert, indem eine Sicherung durchgebrannt wird, die der Position der defekten Leitung entspricht.

Es wird angenommen, dass Information, die eine defekte Leitung zeigt, in der Speicherschaltung 34 für Information über defekte Leitungen auf diese Weise gespeichert ist und dass die Halbleiterspeichervorrichtung in einer vorbestimmten Schaltung montiert ist.

Bei diesem Zustand der Dinge wird angenommen, dass Spannung an diese Schaltung angelegt wird. Dann liest die Zuführschaltung 35 in der Halbleiterspeichervorrichtung Information in Bezug auf die defekte Leitung aus der Speicherschaltung 34 für Information über defekte Leitungen und stellt sie der Redundanzschaltung 33 über die Signalleitung 32 zur Verfügung. Zu diesem Zeitpunkt wird die Operation der Adresseingabeschaltung 30 gestoppt werden und das Eingeben eines Adresssignals wird gestoppt werden.

Die Redundanzschaltung 33 führt den Prozess des Substituierens anderer Leitungen einschließlich einer redundanten Leitung für die defekte Leitung im Speicherarray 36 basierend auf der Information durch, welche über die Signalleitung 32 zugeführt wird.

Außerdem besitzt die Redundanzschaltung 33 eine Speicherschaltung darin und kann Information in Bezug auf eine defekte Leitung speichern. Daher, nachdem die Information von der Zuführschaltung 35 zugeführt wird, kann die Redundanzschaltung 33 den Redundanzprozess fortlaufend basierend auf der Information durchführen, welche sie gespeichert hatte.

Wenn der Redundanzprozess abgeschlossen ist, wird die Adresseingabeschaltung 30 damit beginnen, eine Adresssignaleingabe von außen zu empfangen. Eine Adresssignaleingabe von der Adressseingabeschaltung 30 wird der Treiberschaltung 31 über die Signalleitung 32 zur Verfügung gestellt.

Die Treiberschaltung 31 steuert das Speicherarray 36 basierend auf dem Adresssignal, das über die Signalleitung 32 zugeführt wird. Shiftredundanz wurde dann durch die Redundanzschaltung 33 abgeschlossen, so dass die defekte Leitung von Leitungen ausgeschlossen werden wird, auf die zugegriffen werden soll.

Wie oben beschrieben wird, wird in der vorliegenden Erfindung Information in Bezug auf eine defekte Leitung von der Speicherschaltung 34 für Information über defekte Leitungen an die Redundanzschaltung 33 zu dem Zeitpunkt zugeführt, zu dem eine Halbleiterspeichervorrichtung durch die Verwendung der Signalleitung 32 zum Zuführen eines Adresssignals an die Treiberschaltung 31 gestartet wird. Dies ermöglicht eine Reduzierung der Anzahl von Verdrahtungen und der Wahrscheinlichkeit, dass die Nachteile von Verdrahtungen auftreten, im Vergleich zu bekannten Halbleiterspeichervorrichtungen.

Des Weiteren wird zu dem Zeitpunkt, zu dem eine Halbleiterspeichervorrichtung gestartet wird, Information von der Speicherschaltung 34 für Information über defekte Leitungen an die Redundanzschaltung 33 zugeführt und wird dort gespeichert. Daher ist es ausreichend, der Redundanzschaltung 33 nur einmal nachdem eine Halbleiterspeichervorrichtung gestartet wurde Information zur Verfügung zu stellen. Dies wird zu einer einfachen Operation einer Halbleiterspeichervorrichtung führen.

2 ist eine Ansicht, welche die Struktur eines Ausführungsbeispiels der vorliegenden Erfindung zeigt. Wie in 2 gezeigt umfasst eine Halbleiterspeichervorrichtung gemäß der vorliegenden Erfindung eine Adresshalteschaltung 50, eine Sicherungsschaltung 51, eine Umschaltschaltung 52, eine Auswahlschaltung 53, eine Decodierschaltung 54, eine Umschaltschaltung 55, eine Redundanzschaltung 56, eine Worttreiberschaltung 57 und ein Speicherarray (nicht gezeigt).

Die Adresshalteschaltung 50 hält ein Adresssignal, das von außen zugeführt wird und stellt es der Umschaltschaltung 52 zur Verfügung.

Die Sicherungsschaltung 51 besteht aus einer Mehrzahl von Sicherungen. Information, welche zeigt ob eine defekte Leitung existiert und Information zum Spezifizieren einer defekten Leitung wird durch diese Sicherungen gehalten.

Die Umschaltschaltung 52 wählt eine Ausgabe von der Adresshalteschaltung 50 oder eine Ausgabe von der Sicherungsschaltung 51 unter der Kontrolle der Auswahlschaltung 53 aus und stellt sie der Decodierschaltung 54 zur Verfügung.

Zu dem Zeitpunkt, zu dem die Halbleiterspeichervorrichtung gestartet wird, stellt die Auswahlschaltung 53 ein Signal zur Verfügung, das anweist, eine Ausgabe von der Sicherungsschaltung 51 an die Umschaltschaltung 52 und die Umschaltschaltung 55 auszuwählen. Nachdem ein Redundanzprozess abgeschlossen ist, stellt die Auswahlschaltung 53 ein Signal zur Verfügung, das anweist, eine Ausgabe von der Adresshalteschaltung 50 an die Umschaltschaltung 52 und die Umschaltschaltung 55 auszuwählen.

Die Decodierschaltung 54 decodiert ein Adresssignal, das von der Adresshalteschaltung 50 oder Sicherungsschaltung 51 zugeführt wird, erzeugt ein Auswahlsignal zum Auswählen einer Wortleitung und gibt es aus.

Die Umschaltschaltung 55 stellt eine Ausgabe von der Decodierschaltung 54 an die Worttreiberschaltung 57 oder die Redundanzschaltung 56 zur Verfügung gemäß Anweisungen, welche durch die Auswahlschaltung 53 gegeben werden.

Die Redundanzschaltung 56 besitzt eine Halteschaltung darin und speichert Information, welche durch die Decodierschaltung 54 erhalten wird, die eine Signalausgabe von der Sicherungsschaltung 51 decodiert. Außerdem steuert die Redundanzschaltung 56 die Worttreiberschaltung 57 basierend auf dieser Information und führt den Redundanzprozess des Substituierens anderer Leitungen einschließlich einer redundanten Leitung für eine defekte Leitung durch.

Die Worttreiberschaltung 57 führt eine Redundanzprozess unter der Kontrolle der Redundanzschaltung 56 durch und steuert das Speicherarray gemäß einem Auswahlsignal, das durch die Decodierschaltung 54 erhalten wird, die eine Signalausgabe von der Adresshalteschaltung 50 decodiert.

Nun wird eine Operation in dem obigen Ausführungsbeispiel beschrieben werden.

Wenn Tests etc. vor dem Versand zeigen, dass eine defekte Leitung in einem Speicherarray vorhanden ist, wird eine vorbestimmte Sicherung in der Sicherungsschaltung 51, die der Position der defekten Leitung entspricht, durchgebrannt werden. Die Sicherungsschaltung 51 umfasst eine Sicherung, die zeigt, ob eine defekte Leitung vorhanden ist, und eine Gruppe von Sicherungen zum Spezifizieren der Adresse einer defekten Leitung. Wenn eine defekte Leitung erkannt wird, dann wird die obige Wortleitung, die zeigt, ob eine defekte Leitung vorhanden ist, durchgebrannt, und die obige Gruppe von Sicherungen wird gemäß einem vorbestimmten Muster durchgebrannt, das der Position der defekten Leitung entspricht (ein Muster, das einer binären Zahl entspricht, die beispielsweise einen Adresswert repräsentiert).

In diesem Zustand der Dinge wird angenommen, dass die Halbleiterspeichervorrichtung in einer vorbestimmten Schaltung montiert ist und dass Spannung an diese Schaltung angelegt wird. Dann weist die Auswahlschaltung 53 die Umschaltschaltung 52 und die Umschaltschaltung 55 an, eine Ausgabe von der Sicherungsschaltung 51 auszuwählen.

Demzufolge wird eine Ausgabe von der Sicherungsschaltung 51 durch die Umschaltschaltung 52 ausgewählt, wird der Decodierschaltung 54 zur Verfügung gestellt, wird dort decodiert, um sie in ein Auswahlsignal umzuwandeln, und wird der Redundanzschaltung 56 durch die Umschaltschaltung 55zur Verfügung gestellt. Dies ist in 3 durch dicke Linien gezeigt.

Die Redundanzschaltung 56 hält das Auswahlsignal für Redundanz, das von der Umschaltschaltung 55 in der internen Halteschaltung zugeführt wird. Das Auswahlsignal, das auf diese Weise in der Halteschaltung gehalten wird, wird solange gehalten werden, bis die Spannung abgeschaltet wird.

Nachdem das Auswahlsignal der Redundanzschaltung 56 zur Verfügung gestellt wird, weist die Auswahlschaltung 53 die Umschaltschaltung 52 und die Umschaltschaltung 55 an, eine Ausgabe von der Adresshalteschaltung 50 auszuwählen. Demzufolge hält die Adresshalteschaltung 50 ein Adresssignal, das von außen zugeführt wird, und stellt es der Decodierschaltung 54 über die Umschaltschaltung 52 zur Verfügung. Dies ist in 4 durch die dicken Linien gezeigt.

Die Decodierschaltung 54 decodiert das Adresssignal, um ein Auswahlsignal zu erzeugen und gibt es an die Umschaltschaltung 55 aus.

Die Umschaltschaltung 55 stellt die Ausgabe von der Decodierschaltung 54 an die Worttreiberschaltung 57 zur Verfügung gemäß Anweisungen von der Auswahlschaltung 53.

Nebenbei hat die Worttreiberschaltung 57 einen Redundanzprozess unter der Kontrolle der Redundanzschaltung 56 durchgeführt, so dass andere Leitungen einschließlich der redundanten Leitung für die defekte Leitung substituiert wurden. Demzufolge, wenn ein Auswahlsignal, das die defekte Leitung auswählt, eingegeben wird, wird auf eine Ersatzleitung anstelle auf die defekte zugegriffen werden.

Wie oben beschrieben wird, wenn eine Halbleiterspeichervorrichtung gemäß der vorliegenden Erfindung gestartet wird, wird Information in Bezug auf eine defekte Leitung, die in der Sicherungsschaltung 51 gespeichert ist, an die Redundanzschaltung 56 zur Verfügung gestellt durch die Verwendung eines Wegs entlang welchem eine normale Adresse übertragen wird. Dies ermöglicht die Anzahl von Verdrahtungen zu reduzieren, was zu einer geringeren Wahrscheinlichkeit führt, dass Nachteile der Verdrahtungen auftreten.

Des Weiteren umfasst im obigen Ausführungsbeispiel die Redundanzschaltung 56 eine Halteschaltung, und Information in Bezug auf eine defekte Leitung wird in ihr gehalten. Daher ermöglicht das nur einmalige Lesen von Daten von der Sicherungsschaltung 51 nachdem die Halbleiterspeichervorrichtung gestartet wurde, einen Redundanzprozess fortlaufend ohne ein erneutes Lesen der Daten durchzuführen.

Ein zweites Ausführungsbeispiel der vorliegenden Erfindung wird nun beschrieben werden.

5 ist eine Ansicht, um eine Übersicht eines zweiten Ausführungsbeispiels der vorliegenden Erfindung zu geben. Wie in 5 gezeigt umfasst eine Halbleiterspeichervorrichtung gemäß dem zweiten Ausführungsbeispiel Speicherarrays 60a und 61a, Decodierschaltungen 60b und 61b, Sicherungsschaltungen 60c und 61c und Verdrahtungen 60d und 61d.

Die erste bis einschließlich fünfte Spalte von links des Speicherarrays 60a, der Decodierschaltung 60b, der Sicherungsschaltung 60c und der Verdrahtung 60d bilden einen Teilblock, und die sechste bis einschließlich zehnte Spalte von links davon bilden einen weiteren.

Außerdem bilden die erste bis einschließlich fünfte Spalte von links des Speicherarrays 61a, der Decodierschaltung 61b, der Sicherungsschaltung 61c und der Verdrahtung 61d einen Teilblock, und die sechste bis einschließlich zehnte Spalte von links davon bilden einen weiteren.

In diesem Beispiel sind nur vier Teilblöcke gezeigt, um die Beschreibung zu vereinfachen, jedoch können in der Praxis mehr als vier Teilblöcke vorhanden sein.

Die Speicherarrays 60a und 61a umfassen eine Mehrzahl von Speicherzellen, die ähnlich einer Matrix angeordnet sind.

Die Decodierschaltungen 60b und 61b umfassen eine Decodierschaltung und eine Redundanzdecodierschaltung (schraffierter Bereich). Diese Decodierschaltungen erzeugen ein Auswahlsignal durch Eingeben und Decodieren eines Adresssignals und aktivieren eine Wortleitung entsprechend dieses Auswahlsignals. Jede dieser Redundanzdecodierschaltungen liest Information in Bezug auf eine defekte Leitung, die in der Sicherungsschaltung 60c oder 61c gespeichert ist, decodiert sie und führt einen Shiftredundanzprozess durch.

Die Sicherungsschaltungen 60c und 61c umfassen beispielsweise eine Sicherung, die zeigt, ob eine defekte Leitung vorhanden ist, und eine Mehrzahl von Sicherungen, welche die Position einer defekten Leitung zeigen. Die Sicherungsschaltung 60c ist sehr nahe an einer Seite des Speicherarrays 60a parallel zu den Wortleitungen angeordnet. Die Sicherungsschaltung 61c ist sehr nahe an einer Seite des Speicherarrays 61a parallel zu den Wortleitungen angeordnet.

Die Verdrahtung 60d verbindet die Decodierschaltung 60b mit der Sicherungsschaltung 60c und überträgt Information zwischen ihnen. Die Verdrahtung 61d verbindet die Decodierschaltung 61b mit der Sicherungsschaltung 61c und überträgt Information zwischen ihnen.

6 ist eine Ansicht zum Beschreiben einer Operation im zweiten Ausführungsbeispiel, das in 5 gezeigt ist.

Wie in 6 gezeigt umfassen in diesem Ausführungsbeispiel Teilblöcke, die in vertikaler Richtung angeordnet sind, verschiedene Sicherungsschaltungen, jedoch teilen sich Teilblöcke, die in horizontaler Richtung angeordnet sind, eine Sicherungsschaltung. Shiftredundanz kann daher in oberen und unteren Teilblöcken unabhängig durchgeführt werden.

In 6 indizieren Bereiche, die mit „X" markiert sind, den fehlerhaften Punkt. In diesem Beispiel existieren die fehlerhaften Punkte in der vierten Spalte von links im rechten Teilblock und der dritten Spalte von links im linken Teilblock.

Es wird davon ausgegangen, dass die vierte Spalte von links im linken Teilblock im oberen Speicherarray 60a eine defekte Leitung ist. Dann wird im linken Teilblock die ganz linke redundante Leitung für die defekte Leitung substituiert. Außerdem wird die ganz linke redundante Leitung in gleicher Weise im rechten Teilblock substituiert.

Außerdem wird davon ausgegangen, dass die dritte Spalte von links im linken Teilblock im Speicherarray 60b eine defekte Leitung ist. Dann wird im linken Teilblock die ganz linke redundante Leitung für die defekte Leitung substituiert. Außerdem wird die ganz linke redundante Leitung in gleicher Weise im rechten Teilblock substituiert.

Wie oben erwähnt wird umfassen Teilblöcke, die in vertikaler Richtung angeordnet sind, verschieden Sicherungsschaltungen, so dass kein Bedarf daran besteht, Signalleitungen über Speicherzellen anzuordnen (siehe 13). Dies ermöglicht eine Reduzierung der Wahrscheinlichkeit, dass die Nachteil von Verdrahtungen auftreten.

In diesem Beispiel teilen sich Teilblöcke, die in horizontaler Richtung angeordnet sind, eine Sicherungsschaltung. Jedoch können sie verschiedene Sicherungsschaltungen umfassen.

Außerdem ist eine Sicherungsschaltung sehr nahe an einer Seite eines Teilblocks parallel zu den Wortleitungen angeordnet. Daher besteht beispielsweise selbst wenn sich eine Mehrzahl von Teilblöcken eine Sicherungsschaltung teilt kein Bedarf daran, Verdrahtungen über einem Speicherarray anzuordnen. Dies ermöglicht eine Reduzierung der Wahrscheinlichkeit, dass die Nachteile von Verdrahtungen auftreten.

Ein drittes Ausführungsbeispiel der vorliegenden Erfindung wird nun beschrieben werden.

7 ist eine Ansicht, welche die Struktur eines dritten Ausführungsbeispiels der vorliegenden Erfindung zeigt. Das dritte Ausführungsbeispiel ist eine Synthese des ersten und zweiten Ausführungsbeispiels. In diesem Beispiel umfasst eine Halbleiterspeichervorrichtung gemäß dem dritten Ausführungsbeispiel einen Teilblock 65 und einen Teilblock 66. Wie in 5 gezeigt können zwei oder mehr Teilblöcke in horizontaler Richtung existieren.

8 ist eine vergrößerte Ansicht eines Bereichs, der in 7 mit einer gestrichelten Linie umgeben ist. In diesem Beispiel umfasst der Bereich eine Adresshalteschaltung 70, eine Sicherungsschaltung 71, eine Auswahlschaltung 72, eine Umschaltschaltung 73, Decodierschaltungen 74a und 75a, Umschaltschaltungen 74b und 75b, Halteschaltungen 74c und 75c, Redundanzschaltungen 74d und 75d, Worttreiberschaltungen 74e und 75e und Speicherzellen 74f und 75f.

Die Adresshalteschaltung 70, die Sicherungsschaltung 71, die Auswahlschaltung 72, die Umschaltschaltung 73 die Decodierschaltungen 74a und 75a, die Umschaltschaltungen 74b und 75b, die Redundanzschaltungen 74d und 75d und die Worttreiberschaltungen 74e und 75e, und Halteschaltungen 74c und 75c entsprechen der Adresshalteschaltung 50, der Sicherungsschaltung 51, der Auswahlschaltung 52, der Umschaltschaltung 52, der Decodierschaltung 54, der Umschaltschaltung 55, der Worttreiberschaltung 57 beziehungsweise der Redundanzschaltung 56.

Die Adresshalteshaltung 70 ist sehr nahe an einer Seite des Teilblocks 65 parallel zu den Wortleitungen angeordnet. Die Adresshalteschaltung 70 hält ein Adresssignal, das von außen zugeführt wird und stellt es der Umschaltschaltung 73 zur Verfügung.

Die Sicherungsschaltung 71 ist sehr nahe an einer Seite des Teilblocks 65 parallel zu den Wortleitungen angeordnet. Dies ist das gleiche bei der Adresshalteschaltung 70. Die Sicherungsschaltung 71 umfasst eine Mehrzahl von Sicherungen. Information, die zeigt, ob eine defekte Leitung existiert, und Information zum Spezifizieren einer defekten Leitung (wenn sie existiert), wird durch diese Sicherungen gehalten.

Die Umschaltschaltung 73 ist so angeordnet, dass Verdrahtungen von den Decodierschaltungen 74a und 75a gerade sein werden. Die Umschaltschaltung 73 wählt eine Ausgabe von der Adresshalteschaltung 70 oder eine Ausgabe von der Sicherungsschaltung 71 unter der Kontrolle der Auswahlschaltung 72 aus und stellt sie den Decodierschaltungen 74a und 75a zur Verfügung.

Zu dem Zeitpunkt, zu dem die Halbleiterspeichervorrichtung gestartet wird, stellt die Auswahlschaltung 72 ein Signal zur Verfügung, das anweist, eine Ausgabe von der Sicherungsschaltung 71 an die Umschaltschaltung 73 und die Umschaltschaltungen 74b und 75b auszuwählen. Nachdem ein Redundanzprozess abgeschlossen ist, stellt die Auswahlschaltung 72 ein Signal zur Verfügung, das anweist, eine Ausgabe von der Adresshalteschaltung 70 an die Umschaltschaltungen 73 und die Umschaltschaltungen 74b und 75b auszuwählen.

Die Decodierschaltungen 74a und 75a sind ganz oben am Teilblock 65 angeordnet. Die Decodierschaltungen 74a und 75a decodieren ein Adresssignal, das von der Adresshalteschaltung 70 oder der Sicherungsschaltung 71 zugeführt wird, erzeugen ein Auswahlsignal zum Auswählen einer Wortleitung und geben es aus.

Die Umschaltschaltungen 74b und 75b sind unter den Decodierschaltungen 74a beziehungsweise 75a angeordnet. Die Umschaltschaltung 74b stellt eine Ausgabe von der Decodierschaltung 74 der Worttreiberschaltung 74e oder der Halteschaltung 74c zur Verfügung gemäß Anweisungen, welche durch die Auswahlschaltung 72 gegeben werden. Die Umschaltschaltung 75b stellt eine Ausgabe von der Decodierschaltung 75a der Worttreiberschaltung 75e oder der Halteschaltung 75c zur Verfügung in Übereinstimmung mit Anweisungen, die von der Auswahlschaltung 72 gegeben werden.

Die Halteschaltungen 74c und 75c sind unter den Umschaltschaltungen 74b beziehungsweise 75b angeordnet. Die Halteschaltungen 74c und 75c halten und speichern Information, die von der Sicherungsschaltung 71 zugeführt wird, und stellen sie den Redundanzschaltungen 74d beziehungsweise 75d zur Verfügung.

Die Worttreiberschaltungen 74e und 75 sind unter den Redundanzschaltungen 74d beziehungsweise 75d angeordnet. Die Worttreiberschaltungen 74e und 75e führen einen Redundanzprozess basierend auf Information durch, die durch die Halteschaltungen 74c beziehungsweise 75c gehalten wird.

Die Speicherzellen 74f und 75f sind ausgebildet, indem eine Mehrzahl von Speicherelementen in vertikaler Richtung angeordnet wird.

Nun wird eine Operation im obigen Ausführungsbeispiel beschrieben werden.

Wenn Tests etc. vor dem Versand zeigen, dass eine defekte Leitung in einer der Speicherzellen 74f, 75f und so weiter vorhanden ist, wird eine vorbestimmte Sicherung in der Sicherungsschaltung 71, die der Position der defekten Leitung entspricht, durchgebrannt werden. Die Arbeit des Durchbrennens einer Sicherung wird in Übereinstimmung mit den Teilblöcken durchgeführt werden.

Die Sicherungsschaltung 71 umfasst eine Sicherung, die zeigt, ob eine defekte Leitung existiert, und eine Gruppe von Sicherungen zum Spezifizieren der Adresse einer defekten Leitung in einem Speicherarray. Wenn eine defekte Leitung erkannt wird, dann wird die obige Wortleitung, die zeigt, ob eine defekte Leitung existiert, durchgebrannt, und die obige Gruppe von Sicherungen wird gemäß der Position der defekten Leitung durchgebrannt. Dies ist das gleiche im obigen Fall.

In diesem Zustand der Dinge wird davon ausgegangen, dass die Halbleiterspeichervorrichtung in einer vorbestimmten Schaltung montiert ist und dass Spannung an dieser Schaltung angelegt wird. Dann gibt eine Auswahlschaltung in jedem Teilblock Anweisungen, um eine Ausgabe von der Sicherungsschaltung auszuwählen. In dem in 8 gezeigt Beispiel weist die Auswahlschaltung 72 beispielsweise die Umschaltschaltung 73 und die Umschaltschaltungen 74b und 75b an, eine Ausgabe von der Sicherungsschaltung 71 auszuwählen.

Demzufolge wird eine Ausgabe von der Sicherungsschaltung 71 durch die Umschaltschaltung 73 ausgewählt und wird den Decodierschaltungen 74a und 75a zur Verfügung gestellt. Die Decodierschaltung 74a decodiert die Ausgabe von der Sicherungsschaltung 71, um sie in ein Auswahlsignal umzuwandeln, welches durch die Umschaltschaltung 74b der Halteschaltung 74c zugeführt wird. Die Decodierschaltung 75a decodiert die Ausgabe von der Sicherungsschaltung 71, um sie in ein Auswahlsignal umzuwandeln, welches durch die Umschaltschaltung 75b der Halteschaltung 75 zugeführt wird.

Die Halteschaltung 74c hält die Information, die von der Umschaltschaltung 74b zugeführt wird, und stellt sie der Redundanzschaltung 74d zur Verfügung. Die Halteschaltung 75c hält die Information, die von der Umschaltschaltung 75b zugeführt wird und stellt sie der Redundanzschaltung 75d zur Verfügung.

Die Redundanzschaltung 74d hält das Auswahlsignal für Redundanz, das von der Umschaltschaltung 74b zugeführt wird. Die Redundanzschaltung 75d hält das Auswahlsignal für Redundanz, das von der Umschaltschaltung 75b zugeführt wird. Die Information, die auf diese Weise gehalten wird, wird solange gehalten werden, bis die Spannung abgeschaltet wird.

Nachdem die Auswahlsignale den Redundanzschaltungen 74d und 75d zur Verfügung gestellt werden, weist die Auswahlschaltung 72 die Umschaltschaltung 73 und die Umschaltschaltungen 74b und 75b an, eine Ausgabe von der Adresshalteschaltung 70 auszuwählen.

Demzufolge hält die Adresshalteschaltung 70 ein Adresssignal, das von außen zugeführt wird, und stellt es den Decodierschaltungen 74a und 75a über die Umschaltschaltung 73 zur Verfügung.

Die Decodierschaltungen 74a und 75a decodieren das Adresssignal, um ein Auswahlsignal zu erzeugen, und geben es an die Umschaltschaltungen 74b beziehungsweise 75b aus.

Die Umschaltschaltung 74b stellt die Ausgabe von der Decodierschaltung 74a der Worttreiberschaltung 74e zur Verfügung gemäß Anweisungen von der Auswahlschaltung 72. Die Umschaltschaltung 75b stellt die Ausgabe von der Decodierschaltung 75a der Worttreiberschaltung 75e zur Verfügung gemäß Anweisungen von der Auswahlschaltung 72.

Nebenbei haben die Worttreiberschaltungen 74e und 75e einen Redundanzprozess unter der Kontrolle der Redundanzschaltungen 74d beziehungsweise 75d durchgeführt. Daher wurde eine andere Leitung für die defekte Leitung substituiert. Demzufolge wird, wenn ein Auswahlsignal, das die defekte Leitung auswählt, eingegeben wird, auf die Ersatzleitung anstatt auf die defekte zugegriffen werden. Um konkret zu werden, wenn die Speicherzelle 74f eine defekt Leitung ist und angefordert wird, auf die Speicherzelle 74f zuzugreifen, wird auf eine andere Leitung, das heißt auf eine andere Speicherzelle (nicht gezeigt) zugegriffen werden.

Wie oben beschrieben umfassen in der vorliegenden Erfindung Teilblöcke, die in der Richtung parallel zu den Wortleitungen angeordnet sind (in vertikaler Richtung), verschiedene Sicherungsschaltungen und werden unabhängig voneinander gesteuert. Daher besteht kein Bedarf daran, Verdrahtungen über Speicherzellen anzuordnen (siehe 13), und es kann verhindert werden, dass Nachteile von Verdrahtungen auftreten.

Außerdem übertragen auch Verdrahtungen, die ein Adresssignal übertragen, Redundanzinformation. Daher kann vermieden werden, dass die Nachteile von Verdrahtungen auftreten, indem die Anzahl von Verdrahtungen reduziert wird. Dies ist das gleiche im obigen Fall.

Des weiteren ist eine Halteschaltung enthalten und Information in Bezug auf eine defekte Leitung wird darin gehalten. Daher ermöglich ein nur einmaliges Lesen von Daten aus einer Sicherungsschaltung nachdem eine Halbleiterspeichervorrichtung gestartet wurde, einen Redundanzprozess fortlaufend ohne ein erneutes Lesen der Daten durchzuführen.

In dem obigen Ausführungsbeispiel umfasst jeder Teilblock eine unabhängige Sicherungsschaltung. Jedoch kann sich eine Mehrzahl von Teilblöcken, die in der Richtung senkrecht zu Wortleitungen angeordnet sind, eine Sicherungsschaltung teilen. In diesem Fall sollten Verdrahtungen außerhalb eines Speicherarrays angeordnet sein. Das heißt, im Gegensatz zu früheren Halbleiterspeichervorrichtungen gibt es keinen Bedarf daran, Verdrahtungen über einem Speicherarray anzuordnen. Selbst solch eine Struktur ermöglicht daher zu verhindern, dass die Nachteile von Verdrahtungen auftreten.

Wenn Verdrahtungen vom Ausbreitungstyp (engl. spread type) beispielsweise in Teilblöcken ausgebildet sind, die in der Richtung parallel zu Wortleitungen angeordnet sind, können die Verdrahtungen, die nicht über Speicherzellen verlaufen, ausgebildet werden. Dies kann Verhindern, dass die Nachteil von Verdrahtungen auftreten. Wie oben beschrieben wird, ist in diesem Fall die Anzahl von Teilblöcken, die in vertikaler Richtung angeordnet sind, welche ohne Verdrahtungen gesteuert werden kann, die über Wortleitungen verlaufen, höchstens zwei.

Des Weiteren wurde in den obigen Ausführungsbeispielen ein Redundanzprozess auf einer Wortleitung als ein Beispiel beschrieben. Es ist jedoch eine Selbstverständlichkeit, dass die vorliegende Erfindung nicht nur auf Wortleitungen sondern auch auf Spaltenleitungen (engl. column lines) etc. anwendbar ist.

Letztendlich ist jede Schaltung, die oben beschrieben wird, ein einfaches Beispiel. Es ist eine Selbstverständlichkeit, dass die vorliegende Erfindung nicht auf solche Fälle beschränkt ist.

Das Vorhergehende wird lediglich als illustrativ für die Prinzipien der vorliegenden Erfindung betrachtet. Des Weiteren, da sich für einen Fachmann leicht viele Modifikationen und Veränderungen ergeben werden, ist es nicht gewünscht, die Erfindung auf die exakte Konstruktion und Anwendungen zu beschränken, die gezeigt und beschrieben sind, und dementsprechend sollen alle geeigneten Modifikationen und Äquivalente als in den Schutzbereich der Erfindung in den beigefügten Ansprüchen und ihren Äquivalenten fallend betrachtet werden.


Anspruch[de]
Eine Halbleiterspeichervorrichtung mit einer Mehrzahl von Teilblöcken, wobei jeder eine Treiberschaltung und ein Speicherarray (60a, 61a) umfasst, wobei die Vorrichtung umfasst:

eine Speicherschaltung (60c, 61c) für Information über defekte Leitungen zum Speichern von Information, die defekte Leitungen im Teilblock anzeigt; und

eine Redundanzschaltung (60b, 61b) zum Substituieren anderer Leitungen, einschließlich einer redundanten Leitung für eine defekte Leitung in jedem der Mehrzahl von Teilblöcken, basierend auf Information, die in der Speicherschaltung für Information über defekte Leitungen gespeichert ist, dadurch gekennzeichnet, dass Teilblöcke, die parallel zu den Leitungen angeordnet sind, verschiedene Speicherschaltungen für Information über defekte Leitungen umfassen, und dass Teilblöcke, die senkrecht zu den Leitungen angeordnet sind, eine Speicherschaltung für Information über defekte Leitungen teilen, und wobei

die Speicherschaltung für Information über defekte Leitungen sehr nahe an einer Seite eines der Mehrzahl von Teilblöcken parallel zur Leitung angeordnet ist.
Die Halbleiterspeichervorrichtung nach Anspruch 1, wobei jeder der Mehrzahl von Teilblöcken in eine Mehrzahl von Abschnitten unterteilt ist, und wobei die Redundanzschaltung einen Redundanzprozess in jedem der Mehrzahl von Abschnitten ausführt. Die Halbleiterspeichervorrichtung nach Anspruch 1, wobei die Redundanzschaltung nahe an einem der Mehrzahl von Teilblöcken angeordnet ist, wobei die Vorrichtung des Weiteren umfasst:

eine Adresseingabeschaltung zum Empfangen einer Adresssignaleingabe;

eine Treiberschaltung zum Steuern der Mehrzahl von Teilblöcken gemäß dem Adresssignal;

eine Signalleitung zum Verbinden der Adresseingabeschaltung und der Treiberschaltung; und

eine Zuführschaltung zum Zuführen von Information, die in der Speicherschaltung für Information über defekte Leitungen gespeichert ist, an die Redundanzschaltung über die Signalleitung.
Die Halbleiterspeichervorrichtung nach Anspruch 3, wobei die Treiberschaltung entlang einer Seite eines der Mehrzahl von Teilblöcken angeordnet ist, und wobei die Signalleitung parallel zu der Treiberschaltung angeordnet ist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com