PatentDe  


Dokumentenidentifikation DE102007016085A1 31.10.2007
Titel Verfahren zur Herstellung einer SIC-Halbleitervorrichtung
Anmelder Denso Corp., Kariya, Aichi, JP
Erfinder Nakamura, Hiroki, Kariya, Aichi, JP;
Miyoshi, Yoshihiro, Kariy, Aichi, JP;
Okuno, Eiichi, Kariya, Aichi, JP
Vertreter WINTER, BRANDL, FÜRNISS, HÜBNER, RÖSS, KAISER, POLTE, Partnerschaft, 85354 Freising
DE-Anmeldedatum 03.04.2007
DE-Aktenzeichen 102007016085
Offenlegungstag 31.10.2007
Veröffentlichungstag im Patentblatt 31.10.2007
IPC-Hauptklasse H01L 21/265(2006.01)A, F, I, 20070403, B, H, DE
Zusammenfassung Ein Verfahren zur Herstellung einer SiC-Halbleitervorrichtung umfasst: die Bildung einer Verunreinigungsschicht (3, 4) in einer SiC-Schicht und die Bildung eines Oxidfilms (7) auf der SiC-Schicht. Die Bildung der Verunreinigungsschicht (3, 4) umfasst: Implantieren eines Verunreinigungsions in die SiC-Schicht; Bildung einer Kohlenstoffschicht auf der SiC-Schicht; Erhitzen der SiC-Schicht zur Aktivierung der implantierten Verunreinigung in der mit der Kohlenstoffschicht bedeckten SiC-Schicht und Entfernung der Kohlenstoffschicht von der SiC-Schicht. Die Bildung der Kohlenstoffschicht umfasst: schichtfömigen Auftrag eines Resists (23) auf der SiC-Schicht und Erhitzen des Resists (23) zum Abdampfen von organischer Substanz in dem Resist (23), so dass der Resist (23) karbonisiert wird. Die Bildung des Oxidfilms (7) wird nach Entfernung der Kohlenstoffschicht durchgeführt.

Beschreibung[de]

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer SiC-Halbleitervorrichtung.

Es wurde bestätigt, dass sich bei einer SiC-Energievorrichtung Si (Silicium) von einer SiC-Oberfläche wegen einer Aktivierungswärmebehandlung, die bei der Bildung einer Verunreinigungsschicht benötigt wird verflüchtet, und so wird die Oberfläche aufgerauht. Wenn das Si entweicht, wird in der Oberfläche eines SiC-Substrats eine kohlenstoffreiche Schicht gebildet. Wenn die kohlenstoffreiche Schicht nicht entfernt wird, treten Nachteile in den technischen Daten der Vorrichtung auf wie z. B. eine Erhöhung des Kriechstroms. Daher werden ein zusätzlicher Oxidationsschritt und ein Schritt der Entfernung des zusätzlich Oxidationsfilms hinzugefügt, um die kohlenstoffreiche Schicht zu entfernen.

Der hier genannte „zusätzliche Oxidationsschritt" ist ein thermaler Oxidationsschritt. Bei der Durchführung des thermalen Oxidationsschritts zeigt sich eine große Differenz in der thermalen Oxidationsgeschwindigkeit zwischen einem mit einer Verunreinigung dotierten Bereich und einem Bereich, der nicht mit einer Verunreinigung dotiert ist. Genauer gesagt läuft eine beschleunigte Oxidation ab, bei der die thermale Oxidationsrate des mit der Verunreinigung dotierten Bereichs größer wird als diejenige der mit Verunreinigung nicht dotierten Bereichs, so dass der thermische Oxidationsfilm des dotierten Bereichs dicker wird als diejenige des undotierten Bereichs.

Aus diesem Grund wird eine „Einschnürung" gebildet, wenn der zusätzliche Oxidationsfilm durch eine HF-Behandlung entfernt worden ist; da der Oxidationsfilm das Verunreigung dotierten Bereichs dicker ist, wird die „Einschnürung" konkav im Vergleich zu dem mit Verunreinigung nicht dotierten Bereich. Die „Einschnürung" wird ein Faktor für das Auftreten einer Ungleichförmigkeit der Dicke bei der Bildung eines Gate-Oxidfilms und es verschlechtert die Zuverlässigkeit des Gate-Oxidfilms. 9 ist ein Querschnitt durch den Nachbarbereich des Gate-Oxidfilms 100, der diese Situation darstellt. Wie man der Figur entnimmt, tritt eine große Ungleichförmigkeit in der Dicke in dem Gate-Oxidfilm 100 auf.

In dieser Hinsicht wurde ein Verfahren zur Unterdrückung der Oberflächen-Aufrauhung in der JP-A-2005-260267 vorgeschlagen. Konkret werden nach Bildung eines organischen Filmmusters eines Fotoresits oder ähnlichem Verunreinigungsionen in das organische Filmmuster implantiert. Danach wird ein Graphitfilm durch Karbonisierung des organischen Films gebildet und eine Hochtemperaturglühung wird unter Verwendung des Graphitfilms als Maske durchgeführt.

Gemäß einer solchen Methode kann aufgrund der Maskierung mit dem Graphitfilm, in dem der organische Film karbonisiert war, die Oberflächenaufrauhung unter der Maske unterdrückt werden.

Weiterhin wurde in der JP-A-2005-303010 ein Verfahren zur Unterdrückung der Aufrauhung der Oberfläche vorgeschlagen. Genauer gesagt wurde nach epitaxischem Aufwachsen einer Triftschicht Si durch eine Hochtemperatur-Wärmebehandlung im Vakuum sublimiert und dadurch eine gleichförmige Kohlenstoffschicht gebildet. Eine Aktivierungsglühung wird durchgeführt, indem man die Kohlenstoffschicht als eine Abdeckschicht verwendet, wodurch die Verunreinigungsschicht aktiviert wird. Wenn die Kohlenstoffschicht auf diese Weise verwendet wird, diffundiert irgendeine Verunreinigung, die in einem organischen Lösungsmittel enthalten ist, wie im Fall des Graphitfilms vom organischen Typ, nicht in das SiC-Substrat, und jede Beeinflussung der technischen Daten der Vorrichtung kann vermieden werden.

Bei der in JP-A-2005-260267 beschriebenen Methode wird jedoch der Graphitfilm des für die Ionenimplantation verwenden organischen Filmmuster gebildet, so dass ein Teil, der für die Ionenimplantierung geöffnet ist, nicht mit dem Graphitfilm gebildet wird und nicht geschützt ist.

Dementsprechend wird in dem offenen Teil, der nicht mit dem Graphitfilm gebildet ist, Si durch das Hochtemperaturglühen sublimiert und die kohlenstoffreiche Schicht wird unter Aufrauhung der Substratoberfläche gebildet. Daher muss bei der Herstellung der Vorrichtung ein zusätzlicher Oxidationsschritt zugefügt werden, um diese kohlenstoffreiche Schicht zu entfernen und die „Einschnürung", die wie oben festgestellt, der beschleunigten Oxidation zuzuschreiben ist, kann nicht verhindert werden.

Im Übrigen wird im Fall der in JP-A-2005-303010 beschriebenen Methode nach Bildung der Kohlenstoffschicht ein SiO2-Film auf der Kohlenstoffschicht gebildet und durch Photoätzung bearbeitet, um Selektiv-Ionenimplantierung durchzuführen, wonach die Ionenimplantierung durchgeführt wird.

Wenn jedoch der SiO2-Film auf der amorphen Kohlenstoffschicht gebildet wird, kann keine dichte Adhäsion des Films sichergestellt werden. Das bedeutet bei der Ausarbeitung eines mikroskopischen Musters dass der als Maskenmaterial dienende SiO2-Film abblättert und er kann nicht als die Maske für die Ionenimplantation dienen, so dass die erwünschte Leistung der Vorrichtung nicht erreicht wird.

Im Übrigen beschreibt JP-A-2005-303010 ein Verfahren zur Bildung einer Kohlenstoffschicht nach Durchführung eines Ionenimplantierungsschritts zur Bildung einer Verunreinigungsschicht. Wenn, wie vorstehend festgestellt wurde, die Kohlenstoffschicht durch epitaxiales Aufwachsen der Triftschicht und anschließend direkte Sublimierung des Si auf die Oberfläche der Triftschicht gebildet wird, kann diese Kohlenstoffschicht durch die Serie von Schritten gebildet werden. Wenn jedoch die Kohlenstoffschicht nach Durchführung des Ionenimplantierungsschritts gebildet wird, müssen Schritte für den Ionenimplantierungsschritt gesondert ausgeführt werden.

Ferner haben sich im Falle, dass die Kohlenstoffschicht nach Ausübung des Ionenimplantierungsschritts gebildet wurde, bereits Verunreinigungsbereiche gebildet und bei dieser Gelegenheit sind bereits Teile von ungeordneter Kristallstruktur aufgetreten. Wenn daher der Schritt der Bildung der Kohlenstoffschicht bei den hohen Temperaturen von mindestens 1100°C bis höchstens 1400°C durchgeführt wird, werden die Teile unterschiedlich in der Karbonisierungsrate (nämlich der Sublimationsrate des Si) gegenüber der SiC-Oberfläche, bei der die Kristallstruktur geordnet geblieben ist. Dies hat zur Folge, dass bei Entfernung der Kohlenstoffschicht die „Einschnürung" auf dieselbe Weise erscheint, wie bei der zusätzlichen Oxidation und der Entfernung des zusätzlichen Oxidationsfilms. Im Ergebnis kann die Ungleichförmigkeit der Dicke des Gate-Oxidfilms nicht verändert werden und die Zuverlässigkeit des Gatefilms nicht sichergestellt werden.

Deshalb ist es bei einer SiC-Halbleitervorrichtung notwendig, dass die Ungleichförmigkeit der Dicke eines Oxidfilms, der auf einer SiC-Oberfläche gebildet ist, unterdrückt wird.

Angesichts des oben beschriebenen Problems ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer SiC-Halbleitervorrichtung zu schaffen.

Gemäß einem Aspekt der vorliegenden Erfindung umfasst ein Verfahren zur Herstellung einer SiC-Halbleitervorrichtung: die Bildung einer Verunreinigungsschicht in einer SiC-Halbleiterschicht; und die Bildung eines Oxidfilms auf der SiC-Halbleiterschicht. Die Bildung der Verunreinigungsschicht umfasst: Implantierung eines Verunreinigungsions in der SiC-Halbleiterschicht; Bildung einer Kohlenstoffschicht auf der SiC-Halbleiterschicht; Erhitzen der SiC-Halbleiterschicht zur Aktivierung der implantierten Verunreinigung in der SiC-Halbleiterschicht, in der die SiC-Halbleiterschicht einschließlich der Verunreinigungsschicht mit der Kohlenstoffschicht bedeckt ist; und Entfernen der Kohlenstoffschicht von der SiC-Halbleiterschicht. Die Bildung der Kohlenstoffschicht umfasst: schichtförmiges Auftragen eines organischen Lösungsmittelresists auf einer Oberfläche der SiC-Halbleiterschicht einschließlich der Verunreinigungsschicht und Erhitzen des organischen Lösungsmittelresists zum Abdampfen der organischen Substanz in dem organischen Lösungsmittelresist, so dass der organische Lösungsmittelresist karbonisiert wird. Die Bildung des Oxidfilms wird nach Entfernen der Kohlenstoffschicht ausgeführt.

Bei dem oben beschriebenen Verfahren wird die aus der Abdeckung gebildete Kohlenstoffschicht als eine Maske verwendet, die die SiC-Halbleiterschicht mit ausgezeichneter Adhäsion kontaktiert, wenn die Verunreinigung in der SiC-Halbleiterschicht aktiviert wird. Dementsprechend wird das Entweichen von Si aus der SiC-Halbleiterschicht verhindert. So wird der Oxidfilm auf der SiC-Halbleiterschicht angemessen gebildet. Kennwerte der SiC-Vorrichtung werden verbessert.

Die oben beschriebenen sowie andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung mit Bezugnahme auf die anliegenden Figuren deutlicher. In den Figuren bedeuten:

1 einen Querschnitt, der eine SiC-Halbleitervorrichtung zeigt;

2A bis 2C Querschnitte, die ein Verfahren zur Herstellung der SiC-Halbleitervorrichtung erläutern;

3A bis 3C Querschnitte, die das Verfahren zur Herstellung der SiC-Halbleitervorrichtung erläutern;

4A bis 4C Querschnitte, die das Verfahren zur Herstellung der SiC-Halbleitervorrichtung erläutern;

5A bis 5B Querschnitte, die das Verfahren zur Herstellung der SiC-Halbleitervorrichtung erläutern;

6 ein Diagramm, das ein Profil des Wärmevorgangs bei dem Verfahren zur Herstellung der SiC-Halbleitervorrichtung zeigt;

7 ein Diagramm, das ein Profil eines thermischen Prozesses bei einem anderen Verfahren zur Herstellung der SiC-Halbleitervorrichtung zeigt;

8 eine Aufsicht, die ein anderes Verfahren zur Herstellung der SiC-Halbleitervorrichtung zeigt; und

9 ein Querschnitt, der einen Gate-Oxidfilm in einer SiC-Halbleitervorrichtung gemäß einem Stand der Technik zeigt.

(Erste Ausführungsform)

1 zeigt einen Querschnitt durch ein planares MOSFET vom n-Kanaltyp (Vertikalstrom-MOSFET) vom Gewöhnlich-OFF-Typ, das durch ein in dieser Ausführungsform illustriertes Verfahren zur Herstellung einer SiC-Halbleitervorrichtung hergestellt wurde.

Diese Vorrichtung ist als Gleichrichter für einen Inverter oder eine Fahrzeuglichtmaschine gut geeignet. Die Struktur des MOSFET mit vertikaler Energie wird anhand von 1 beschrieben.

Ein Substrat 1 vom n+-Typ aus Siliciumcarbid hat eine Hauptoberfläche 1a, die die obere Oberfläche dieses Substrates ist, und eine hintere Oberfläche 1b, die seine untere Oberfläche gegenüber der Hauptoberfläche 1a ist. Eine epitaxiale Schicht 2 vom n-Typ, die aus Siliciumcarbid hergestellt ist und eine niedrigere Konzentration an Dotierung als diejenige des Substrats 1 besitzt, ist auf die Hauptoberlfäche 1a des Substrats 1 vom n+-Typ aufgebracht.

Ein Grundbereich 3 vom p-Typ ist auf dem Oberflächenschichtenteil der epitaxialen Schicht 2 vom n-Typ gebildet. Der Grundbereich 3 vom p-Typ ist unter Verwendung von B (Bor), Al (Aluminium) oder Ge (Germanium) und hat eine Konzentration von wengistens etwa 1 × 1017 cm–3. Im Übrigen ist der zentrale Teil des Grundbereichs 3 vom p-Typ (linke oder rechte Endstellung in 1) lokal erhöht an Verunreinigungskonzentration vom p-Typ und funktioniert als Kontaktbereich. Dieser Teil kann auch gut tiefer als der andere Bereich gebildet sein und wirkt in diesem Fall auch als tiefer Grundbereich.

Außerdem ist ein Quellbereich 4 vom n+-Typ, flacher als der Grundbereich 3 vom p-Typ, in dem Oberflächenschichtenteil des Grundbereichs 3 vom p-Typ gebildet. Zusätzlich erstreckt sich eine SiC-Schicht 5 vom n-Typ auf dem Oberflächenbereich des Grundbereichs 3 vom p-Typ und verbindet so den Sourcebereich 4 vom n+-Typ und die Epitaxialschicht 2 vom n-Typ. Die SiC-Schicht 5 vom n-Typ wurde durch epitaxiales Wachstum gebildet und wirkt im Betrieb der Vorrichtung als kanalbildende Schicht. Im Folgenden wird die SiC-Schicht 5 vom n-Typ als „Oberflächenkanalschicht" bezeichnet.

Ein Gate-Oxidfilm 7 ist auf der oberen Oberfläche der Oberflächenkanalschicht 5 und der oberen Oberfläche des Source-Bereichs 4 vom n+-Typ durch thermische Oxidation gebildet, und eine Gate-Elektrode 8 ist auf dem Gate-Oxidfilm 7 gebildet. Die Gate-Elektrode 8 ist mit einem Isolationsfilm 9 aus einem LTO (Niedertemperaturoxid, Low Temperature Oxide) oder ähnlichem bedeckt, und eine Source-Elektrode 10 bedeckt, die elektrisch mit dem Source-Bereich 4 vom n+-Typ und dem Grundbereich 3 vom p-Typ verbunden ist, ist auf dem Isolationsfilm 9 gebildet. Zusätzlich ist eine Drain-Elektrode 11 auf der Rückoberfläche 1b des Substrats 1 vom n+-Typ gebildet. So ist das MOSFET mit vertikaler Energie gestaltet.

Als nächstes wird ein Herstellungsverfahren für das in 1 gezeigte MOSFET mit vertikaler Energie mit Bezug auf die 2A bis 2C bis 5A und 5B beschrieben.

In einem in 2A gezeigten Schritt wird erst ein Halbleitersubstrat aus 4H, 6H oder 3C-SiC vom n-Typ, nämlich ein Substrat 1 vom n+-Typ hergestellt.

Ein Grundbereich 3 vom p-Typ wird auf dem Oberflächenschichtteil der Epitaxialschicht 2 vom n-Typ gebildet. Der Grundbereich 3 vom p-Typ wird unter Verwendung von B (Bor), Al (Aluminium) oder Ge (Germanium) als Dotierungsmittel geformt und hat eine Konzentration von wenigstens etwa 1 × 1017 cm–3. Im Übrigen ist der zentrale Teil des Grundbereichs 3 vom p-Typ (linke oder rechte Endstellung in 1) lokal an Verunreinigungskonzentration vom p-Typ erhöht und wirkt als Kontaktbereich. Dieser Teil kann auch tiefer als der andere Bereich gebildet sein und wirkt in diesem Fall auch als tiefer Grundbereich.

Ferner ist in dem Oberflächenschichtteil des Grundbereichs 3 vom p-Typ ein Source-Bereich 4 vom n+-Typ, der flacher ist als der Grundbereich 3 vom p-Typ, gebildet. Zusätzlich erstreckt sich eine SiC-Schicht 5 vom n-Typ auf dem Oberflächenteil des Grundbereichs 3 vom p-Typ, so dass sie den Source-Bereich 4 vom n+-Typ und die Epitaxialschicht 2 vom n-Typ verbindet. Die SiC-Schicht 5 vom n-Typ ist durch Epitaxialwachstum gebildet worden und wirkt als kanalbildende Schicht während des Gebrauchs der Vorrichtung. Im Folgenden soll die SiC-Schicht vom n-Typ als „Oberflächenkanalschicht" bezeichnet werden.

Ein Gate-Oxidfilm 7 wird auf der oberen Oberfläche der Oberflächenkanalschicht 5 und der oberen Oberfläche des Source-Bereichs 4 vom n+-Typ durch thermische Oxidation gebildet und eine Gate-Elektrode 8 wird auf dem Gate-Oxidfilm 7 gebildet. Die Gateelektrode 8 ist mit einem Isolationsfilm 9 bedeckt, der aus einem LTO (Niedertemperaturoxid, Low Temperature Oxide) oder ähnlichem hergestellt ist, und eine Source-Elektrode 10, die elektrisch mit dem Source-Bereich 4 vom n+-Typ verbunden ist, und der Grundbereich 3 vom p-Typ wird auf dem Isolationsfilm 9 gebildet. Zusätzlich wird eine Drain-Elektrode 11 auf der hinteren Oberfläche 1b des Substrats 1 vom n+-Typ gebildet. So ist das MOSFET mit vertikaler Energie gebildet.

Als nächstes wird ein Herstellungsverfahren für das in 1 gezeigte MOSFET mit vertikaler Energie mit Bezug auf 2A2C bis 5A und 5B beschrieben.

In einem in 2A gezeigten Schritt wird zuerst ein Halbleitersubstrat aus 4H, 6H oder 3C-SiC vom n-Typ, nämlich eines vom n+-Typ hergestellt. Beispielhaft wird als Substrat 1 vom n+-Typ eines hergestellt, dessen Dicke etwa 400 &mgr;m ist. Zusätzlich wird eine 5 &mgr;m dicke Epitaxialschicht vom n-Typ auf der Hauptoberfläche 1a des Substrats 1 vom n+-Typ aufgewachsen. In diesem Fall wird die Epitaxialschicht 2 vom n-Typ als derselbe Kristall erhalten wie der des darunter liegenden Substrats 1 und wird eine 4H, 6H oder 3C-SiC-Schicht vom n-Typ.

Wie in den 2B und 2C gezeigt, wird nach Anordnung eines LTO-Films 20 auf der Epitaxialschicht 2 vom n-Typ der LTO-Film 20 mit Muster versehen und dabei eine Stellung bloßgelegt, an der ein Grundbereich 3 vom p-Typ gebildet werden soll. Unter Verwendung des LTO-Films 20 als Maske wird B, Al oder Ge als Verunreinigung vom p-Typ durch Ionenimplantierung eingebracht. Die Bedingungen für Ionenimplantierung werden in diesem Fall zum Beispiel auf eine Temperatur von 700°C und eine Dosis von 1 × 1016 cm–2 festgelegt. So wird die Grundregion 3 vom p-Typ gebildet. Danach wird der LTO-Film 20 entfernt.

In einem in 3A gezeigten Schritt wird eine Oberflächenkanalschicht 5 durch chemische Dampfablagerung (CVD) epitaxial auf der Epitaxialschicht 2 vom n-Typ einschließlich des Grundbereichs 3 vom p-Typ aufgewachsen.

Um das MOSFET mit vertikaler Energie als Normal-OFF-Typ zu machen, wird bei dieser Gelegenheit die Dicke (Filmdicke) des Oberflächenkanalbereichs 5 so festgesetzt, dass sie geringer wird als die Summe zwischen der Dehnungsgröße einer Verarmungsrandschicht, die sich vom Grundbereich 3 vom p-Typ in die Oberflächenkanalschicht 5 erstreckt, und der Dehnungsgröße einer Verarmungsrandschicht, die sich von einem Gate-Oxidfilm 7 in die Oberflächenkanalschicht 5 erstreckt, zum Zeitpunkt, wenn keine Spannung an die Gate-Elektrode 8 angelegt ist.

Konkret ist die Dehnungsgröße der Verarmungsrandschicht, die sich von dem Grundbereich 3 vom p-Typ in die Oberflächenkanalschicht 5 erstreckt, durch die eingebaute Spannung des P-N-Übergangs zwischen der Oberflächenkanalschicht 5 und dem Grundbereich 3 vom p-Typ bestimmt. Andererseits wird die Dehnungsgröße der Verarmungsrandschicht, die sich von dem Gateoxidfilm 7 in die Oberflächenkanalschicht 5 erstreckt durch die Ladungen des Gate-Oxidfilms 7 und den Unterschied zwischen der Austrittsarbeit der Gate-Elektrode 8 (Metall) und der Oberflächenkanalschicht 5 (Halbleiter) bestimmt. Daher wird die Filmdicke der Oberflächenkanalschicht 5 auf Grundlage dieser Fakten bestimmt.

Solch ein MOSFET mit vertikaler Energie vom Typ Normal-OFF kann einen Strom selbst in einem Zustand, wo wegen eines Fehlers oder ähnlichem die Spannung nicht auf die Gate-Elektrode angelegt werden kann, zu fließen verhindern. Daher kann die MOSFET vom Normal-OFF-Typ Sicherheit sicherstellen gegenüber einer vom Normal-ON-Typ.

In einem in 3B gezeigten Schritt wird, nachdem ein LTO-Film 21 auf der Oberflächenkanalschicht 5 angeordnet ist, der LTO-Film 21 mit Muster versehen und dadurch eine Stellung blossgelegt, an der ein Source-Bereich 4 vom n+-Typ gebildet werden soll. Zusätzlich wird unter Verwendung des LTO-Films 21 als Maske eine Verunreinigung vom n-Typ wie z. B. N (Stickstoff) durch Ionenimplantierung eingeführt, wodurch der Source-Bereich 4 vom n+-Typ gebildet wird. Die Bedingungen für die Ionenimplantierung werden bei dieser Gelegenheit auf 700°C und eine Dosis von 1 × 1015 cm–2 festgelegt.

In einem in 3C gezeigten nachfolgenden Schritt wird der LTO-Film 21 entfernt. Danach wird ein LTO-Film 22 auf dem vorbestimmten Bereich auf der Oberflächenkanalschicht 5 angebracht und unter Verwendung eines Photoresist-Verfahrens mit Bildmuster versehen und dadurch die Oberflächenkanalschicht 5, die an der Stelle des Grundbereichs 3 vom p-Typ gebildet ist, freigelegt und wird ein Kontaktbereich mit einer Source-Elektrode 10, wie vorher festgestellt wurde.

In einem in 4A gezeigten Schritt werden unter Verwendung des LTO-Films 22 als Maske Ionen B+ in die Oberflächenkanalschicht 5 der Grundregion 3 vom p-Typ implantiert und dadurch wird der Kontaktbereich gebildet, auf dem die Konzentration der Verunreinigung vom p-Typ auf der Grundregion 3 lokal an der Stelle erhöht ist, die sich nicht mit dem Source-Bereich 4 vom n+-Typ überlappt.

In einem in 4B gezeigten Schritt wird nach Entfernung des LTO-Films 22 ein Resist 23 auf den Oberflächen von Grundregion 3 vom p-Typ, Source-Bereich 4 vom n+-Typ und Oberflächenkanalschicht 5 gebildet. Wenn der Resist 23 durch Spinnbeschichtung oder Sprühbeschichtung gebildet wird, wird vorteilhafterweise die Filmdicke des Resist 23 gleichförmig.

Es ist möglich, als Resist 23 ein Lösungsmittel vom organischen Typ zu verwenden, bei dem nach Abdampfung der organischen Substanzen die zurückbleibenden Materialien karbonisiert werden. Es ist möglich, ein Lösungsmittel vom positiven Typ z. B. ein Resist für L-Träger-Photolithographie, ein Resist für Tief-UV-Lithographie, ein Resist für ArF-Lithographie oder ein Resist für Elektronen-Strahl-Lithographie zu verwenden.

Im Übrigen wird auf Basis eines in 6 gezeigten Wärmebehandlungsprofils die in dem Resist 23 enthaltene organische Substanz verdampft, um den Resist 22 zu karbonisieren und eine Kohlenstoffschicht zu bilden und die Verunreinigungen, die in dem Grundbereich 3 vom p-Typ und dem Source-Bereich 4 vom n+-Typ enthalten sind, werden aktiviert.

Konkret wird zuerst der Atmosphärendruck in einem Apparat zur Durchführung der Wärmebehandlung auf eine Atmosphäre mit verringertem Druck gebracht, z. B. in einen Vakuum-Zustand von höchstens 1 × 10–4 Pa, und Ar (Argon) wird in den Apparat eingeleitet, wodurch eine Ar-Atmosphäre gebildet wird. Anschließend wird das erhaltene Substrat auf eine Temperatur von wenigstens 200°C und höchstens 850°C bei einer Sublimationsrate von höchstens 80°C/min erhitzt. Beispielsweise wird das erhaltene Substrat durch Erhöhen seiner Temperatur mit einer Temperaturerhöhungsrate von 80°C/min während 10 Minuten auf 800°C erhitzt. Diese Temperatur wird im Übrigen z. B. 10 Minuten lang gehalten.

Das Profil der Temperaturerhöhung ist ein Profil zum Karbonisieren des Resist 23 und es ist bezüglich der Hitzebehandlungstemperatur und bezüglich der Sublimationsrate niedriger als das Erhitzungsprofil zum Aktivieren der Verunreinigungen. Der Grund für die Festsetzung der Wärmebehandlungstemperatur bei wenigstens 200°C und höchstens 850°C liegt darin, dass der Resist 23 vor Aktivierung der Verunreinigungen zuverlässig karbonisiert ist. Der Grund für die Festsetzung der Sublimationsrate auf höchstens 80°C/min liegt darin, dass bei zu schneller Temperaturerhöhung die in dem Resist 23 enthaltene organische Substanz plötzlich siedet so dass der durch Luftblasen, die durch das Sieden erzeugt werden, zerbrechen kann.

Ferner kann die organische Substanz in dem Resist zuverlässiger verdampft werden und die Kohlenstoffschicht, zu der der Resist 23 karbonisiert wird, kann zuverlässig gebildet werden, da die Wärmebehandlungstemperatur auf höchstens 850°C für die vorbestimmte Zeitdauer gehalten werden. Da ferner das Innere des Apparats in der Ar-Atmosphäre gehalten wird, kann in dem Apparat verbliebener Sauerstoff verringert werden und es kann vermieden werden, dass der Resist 23 durch den zurückgebliebenen Sauerstoff im Verlauf der Bildung der Kohlenstoffschicht verbrennt.

Da ferner die Kohlenstoffschicht durch Karbonisierung des Resists 23 gebildet wird, kann die Kohlenstoffschicht so gebildet werden, dass sie die ganzen oberen Flächen sowohl der Grundregion 3 vom p-Typ als auch der Source-Region vom n+-Typ und die Oberflächenkanalschicht 5 überdeckt.

Da die Temperaturerhöhungsrate nach Bildung der Kohlenstoffschicht gut erhöht werden kann, wird die Temperaturanstiegsrate auf wenigstens 160°C/min erhöht und das entstandene Substrat wird schnell auf die Wärmebehandlungstemperatur zur Aktivierung der Verunreinigungen erhitzt. Zum Beispiel wird das erhaltene Substrat durch Anstieg der Temperaturen bei 160°C/min während 5 Minuten von 800°C auf 1600°C erhitzt. So können die in dem Grundbereich 3 vom p-Typ und dem Source-Bereich 4 vom n+-Typ enthaltenen Verunreinigungen aktiviert werden.

Bei dieser Gelegenheit kann aufgrund des Zustandes, in dem sowohl der Grundbereich 3 vom p-Typ als auch der Source-Bereich 4 vom n+-Typ und die Oberflächenkanalschicht 5 mit der Kohlenstoffschicht bedeckt sind, Si (Silicium) an dem Entweichen von den Oberflächen der Bereiche und der Schicht gehindert werden und es kann verhindert werden, dass eine kohlenstoffreiche Schicht gebildet wird. Entsprechend braucht der Schritt der Bildung eines zusätzlichen Oxidfilms oder der Schritt der Entfernung des zusätzlichen Oxidationsfilms nicht vor dem nachfolgenden Schritt der Bildung des Gate-Oxidfilms 7 durchgeführt zu werden.

Nebenbei bemerkt, da die Kohlenstoffschicht vorteilhaft durch ihre dichte Haftung mit SiC ist, das die darunter liegenden Bereiche bildet (sowohl den Grundbereich 3 vom p-Typ als auch den Source-Bereich 4 vom n+-Typ und die Oberflächenkanalschicht 5), blättern die darunterliegenden Bereich nicht ab und der Wärmebehandlungsschritt zur Aktivierung der Verunreinigung kann in dem Zustand durchgeführt werden, in dem die darunter liegenden Bereiche zuverlässig bedeckt sind.

Bei dem in 4C gezeigten Schritt wird die Kohlenstoffschicht entfernt. Konkret wird ein thermischer Oxidationsschritt bei einer niedrigen Temperatur von höchstens 850°C durchgeführt, z. B. bei 800°C, bei dem das SiC nicht oxidiert wird und bei dem keine Si-Verflüchtigung erfolgt, wordurch die Kohleschicht verbrannt und entfernt wird. Bei dieser Gelegenheit kann der thermische Oxidationsschritt der Kohlenstoffschicht entweder durch Trockenoxidation oder durch Nassoxidation ausgeführt werden. Ferner wird ein Oberflächenreinigungsschritt auf Grundlage einer HF-Behandlung ausgeführt, falls nötig, wodurch der Oberflächenzustand des erhaltenen Substrats gut gemacht werden kann.

Danach wird der Gateoxidfilm 7 auf der Grundregion 3 vom p-Typ wie auch auf der Source-Region 4 vom n+-Typ und der Oberflächenkanalschicht 5, z. B. durch Nassoxidation gebildet, bei der die Atmosphärentemperatur auf 1080°C festgesetzten wird (unter Einschluss einer auf H2 + O2 basierenden pyrogenen Methode).

Bei dieser Gelegenheit sind die Konzentrationen an Verunreinigungen in dem Grundbereich 3 vom p-Typ wie auch in dem Source-Bereich 4 vom n+-Typ als auch der Oberflächenkanalschicht 5 unterschiedlich, so dass eine beschleunigte Oxidation in dem Teil der hohen Konzentration an Verunreinigungen stattfindet. Wie jedoch oben festgestellt wurde, werden die Oberflächen selbst der Grundregion 3 vom p-Typ wie auch vom Source-Bereich 4 vom n+-Typ als auch von der Oberflächenkanalschicht 5, die die darunter liegenden Bereiche sind, nicht mit irgendeiner „Einschnürung, Verengung" gebildet, die durch Durchführung des Bildungsschritts des zusätzlichen Oxidationsfilms und des Entfernungsschritts des zusätzlichen Oxidationsfilms gebildet wird. Deshalb kann selbst bei Bildung des Gate-Oxidfilms 7 die Nicht-Gleichförmigkeit des Gate-Oxidfilms 7 unterdrückt werden und es ist möglich, zu verhindern, dass die Zuverlässigkeit des Gate-Oxidfilms 7 verschlechtert wird und somit die technischen Daten der Vorrichtung verschlechtert werden.

In einem in 5A gezeigten Schritt wird eine polykristalline Siliciumschicht auf dem Gate-Oxidfilm 7 z. B. LPCVD aufgebracht. Die Filmbildungstemperatur bei dieser Gelegenheit wird z. B. auf 600°C festgesetzt. Im Übrigen wird die polykristalline Siliziumschicht als Bildmuster gebildet, wodurch die Gate-Elektrode 8 gebildet wird.

Bei einem in 5B gezeigten Schritt wird anschließend der unnötige Teil des Gate-Oxidfilms 7 entfernt und ein aus einem LTO gebildeter Isolationsfilm 9 wird z. B. bei 425°C gebildet. Ferner wird der Isolationsfilm 9 bei etwa 1000°C geglüht, wodurch er die Gate-Elektrode 8 bedeckt.

Danach werden die Source-Elektrode 10 und die Drain-Elektrode 11 durch Metallsputtern bei Raumtemperatur angebracht und die Filme dieser Elektroden werden bei 1000°C geglüht. Dann ist das in 1 gezeigte MOSFET mit vertikaler Energie fertig.

Das so konstruierte MOSFET vertikaler Energie arbeitet im Ansammlungsmodus des Normal-OFF-Typs und es arbeitet, wie unten beschrieben. Erst wird in dem Fall, dass an der Gate-Elektrode 8 keine Spannung angelegt wird, wird der gesamte Bereich der Oberflächenkanalschicht 5 durch ein Potential, das durch den Unterschied von elektrostatischen Potentialen zwischen dem Grundbereich 3 vom p-Typ und der Oberflächenkanalschicht 5 und dem Unterschied an Austrittsarbeit zwischen der Oberflächenkanalschicht 5 und der Gate-Elektrode 8 erzeugt ist, an Ladungsträgern verarmt.

Wenn in diesem Zustand die Spannung an die Gate-Elektrode 8 angelegt wird, kann eine Potentialdifferenz, die durch die Summe der extern angelegten Spannung und die Differenz der Austrittsarbeit zwischen der Oberflächenkanalschicht 5 und der Gate-Elektrode 8 angelegt ist, verändert werden, wodurch der Zustand eines Kanals gesteuert werden kann.

Ferner wird im OFF-Zustand des MOSFET durch ein elektrisches Feld, das zwischen dem Grundbereich 3 vom p-Typ und der Gate-Elektrode 8 errichtet wird, ein Verarmungsbereich in der Oberflächenkanalschicht 5 gebildet. Wenn eine Plusspannung an die Gate-Elektrode 8 in diesem Zustand angelegt wird, wird deshalb ein Kanalbereich, der sich von dem Source-Bereich 4 vom n+-Typ bis zu der Epitaxialschicht 2 vom n-Typ ausbreitet, an der Zwischenfläche zwischen dem Gate-Oxidfilm 7 und der Oberflächenkanalschicht 5 gebildet und das MOSFET wird in den ON-Zustand geschaltet. Dann fließen Elektronen von der Epitaxialschicht 2 vom n-Typ (Drift-Bereich) senkrecht auf das Substrat 1 vom n+-Typ (n+-Abschluss) über den Source-Bereich 4 vom n+-Typ und die Oberflächenkanalschicht 5 auf die Epitaxialschicht 2 vom n-Typ in der angegebenen Reihenfolge.

Wenn die Plusspannung an die Gate-Elektrode 8 angelegt wird, kann auf diese Weise der Kanal vom Ansammlungstyp in der Oberflächenkanalschicht 5 induziert werden und die Ladungsträger können zwischen der Source-Elektrode 10 und der Drain-Elektrode 11 zu fließen veranlasst werden.

Wie oben beschrieben wird bei dieser Ausführungsform die Verunreinigungs-Aktivierungsbehandlung durchgeführt unter Verwendung der Kohlenstoffschicht als Maske, die durch Karbonisieren des Resits 23 gebildet ist, d. h. des Materials, das gut dichte Haftung mit der darunter liegenden SiC besitzt.

Daher kann die Wärmebehandlung zum Aktivieren der Verunreinigungen in dem Zustand durchgeführt werden, wenn die darunter liegenden Regionen zuverlässig mit der Kohlenstoffschicht bedeckt sind. Entsprechend kann ein Entweichen von Si aus der SiC-Oberfläche verhindert werden und die Bildung der kohlenstoffreichen Schicht kann auch verhindert werden. Daher braucht der Schritt der Bildung des zusätzlichen Oxidationsfilms und der Schritt der Entfernung des zusätzlichen Oxidationsfilms zur Entfernung der kohlenstoffreichen Schicht nicht ausgeführt zu werden, und die „Einschnürung, Verengung", die der Durchführung des zusätzlichen Oxidationsfilm bildenden Schicht und des zusätzlichen Oxidationsfilm-Entfernungsschritts zuzuschreiben ist, kann vermieden werden. Es ist deshalb möglich, die Ungleichförmigkeit der Dicke des Gate-Oxidfilms 7 zu unterdrücken und zu verhindern, dass die Zuverlässigkeit des Gate-Oxidfilms 7 und damit die technischen Daten der Vorrichtung verschlechtert werden.

Nebenbei bemerkt wird im Stand der Technik behauptet, dass im Falle der Verwendung einer Kohlenstoffschicht Verunreinigungen, die in einem organischen Lösungsmittel wie in einem Graphitfilm vom organischen Typ enthalten sind, in ein SiC-Substrat diffundieren. Da jedoch SiC niedrige Diffusionsraten für die Verunreinigungen hat, ist es schwierig, sich vorzustellen, dass die in dem organischen Lösungsmittel enthaltenen Verunreinigungen in das SiC-Substrat diffundieren. Schätzungen mit floreszierenden Röntgenstrahlen/SIMS wurden tatsächlich durchgeführt und hatten zum Ergebnis, dass es unmöglich war die Tatsache festzustellen, dass die Verunreinigungen in das SiC-Substrat diffundieren. Es wurde auch festgestellt, dass eine gleichförmige Kohlenstoffschicht durch eine Hochtemperatur-Wärmebehandlung im Vakuum unter optimalen Bedingungen gebildet werden kann. Jedoch kann das Verfahren, bei dem das Lösungsmittel vom organischen Typ aufgebracht wird, leicht einen Schutzfilm von gleichförmigerer Dicke bilden.

(Andere Ausführungsformen)

In der vorstehenden Ausführungsform war die Atmosphäre bei dem Wärmebehandlungsschritt zum Karbonisieren des Resist 23 oder zur Aktivierung der Verunreinigungen die Ar-Atmosphäre, aber die Atmosphäre kann auch z. B. eine Atmosphäre mit verringertem Druck sein, ein Vakuumzustand, der nur den Partialdruck des verbleibenden Sauerstoffs verringert. In diesem Fall trägt der verbliebene Sauerstoff zum Verbrennen der Kohlenstoffschicht oder des Resists 23 im Verlauf der Bildung der Kohlenstoffschicht bei und daher wird die Konzentration an verbleibendem Kohlenstoff (Sauerstoff) vorzugsweise auf höchstens 1% festgesetzt. Im Übrigen, selbst wenn nicht auf die Atmosphäre von verringertem Druck zurückgegriffen wird, kann gut eine Atmosphäre gebildet werden, in der der verbleibende Sauerstoff durch Ersetzen von Sauerstoff durch Ar vermindert ist, um den Wärmebehandlungsschritt in der Atmosphäre durchzuführen. In diesem Fall ist zur ausreichenden Verminderung der Menge an verbleibendem Sauerstoff die Anzahl der Ersatzhandlungen mit Ar vorzugsweise zu erhöhen. Es wurde experimentell bestätigt, dass wenn der Austausch wenigstens dreimal erfolgte, der verbleibende Sauerstoff, bis auf den Gehalt verringert werden kann, bei dem die Kohlenstoffschicht oder der Resist 23 im Verlauf der Bildung der Kohlenstoffschicht kaum verbrennt.

Bei der vorstehenden Ausführungsform wurde das Wärmebehandlungsprofil zur Bildung der Kohlenstoffschicht durch Karbonisieren des Resists 23 anders als das Wärmebehandlungsprofil zur Aktivierung der Verunreinigungen gemacht um die Wärmebehandlungsschritte mit einer Mehrzahl von Wärmebehandlungsprofilen durchzuführen. Dies wurde vorgesehen, um die Kohlenstoffschicht angemessener zu bilden.

Im Gegensatz dazu können das Wärmebehandlungsprofil zur Bildung der Kohlenstoffschicht und das Wärmebehandlungsprofil zur Aktivierung der Verunreinigungen gut als das selbe Profil gemacht werden. Beispielsweise kann der Resist 23 gut karbonisiert werden durch Erhitzen bei der Temperaturanstiegsrate von wenigstens 160°C/min in Übereinstimmung mit dem Wärmebehandlungsprofil zur Aktivierung der Verunreinigungen. Im Gegensatz dazu können die Verunreinigungen gut aktiviert werden durch Erhitzen auf etwa 1600°C bei der Temperaturanstiegsrate von höchstens 80°C/min in Übereinstimmung mit dem Wärmebehandlungsprofil zur Bildung der Kohlenstoffschicht.

Jedoch treten die Probleme auf, dass sich in ersterem Fall die Möglichkeit des Brechens der Kohlenstoffschicht erhöht wegen des Siedens der organischen Substanz und dass in letzterem Fall die Zeitperiode, die für den Wärmebehandlungsschritt gebraucht wird, sich verlängert. Es ist deshalb vorzuziehen, die Mehrzahl von Wärmebehandlungsprofilen wie bei der Ausführungsform festzulegen.

In der vorstehenden Ausführungsform wurde, nachdem die Wärmebehandlungstemperatur auf etwa 800°C erhöht war, um die Kohlenstoffschicht zu bilden, diese Temperatur gehalten, wonach der Temperaturanstieg direkt fortgesetzt wurde, um auf die Temperatur zum Aktivieren der Verunreinigungen aufzuheizen. So wurde die höhere Wirksamkeit der Wärmebehandlungsschritte erreicht.

Im Gegensatz dazu kann, wie in dem in 7 beispielhaft gezeigten Wärmebehandlungsprofil, eine Wärmebehandlungstemperatur nach Bildung der Kohlenstoffschicht gut einmal erniedrigt werden, um danach das Erhitzen zur Aktivierung der Verunreinigungen wieder auszuführen. Im Einzelnen können selbst im Fall, wo der Wärmebehandlungsschritt zur Bildung der Kohlenstoffschicht und der Wärmebehandlungsschritt zur Aktivierung der Verunreinigungen durch verschiedene Geräte ausgeführt werden, die in der Ausführungsform genannten Vorteile, die durch die höhere Wirksamkeit der Wärmebehandlungsschritte erreicht werden können, nicht erzielt werden.

In der vorgehenden Ausführungsform wurde der Resist 23 auf der ganzen Substratoberfläche gebildet. Wie in dem in 8 gezeigten Diagramm kann jedoch der Resist 23 auch gut in Chip-Einheiten geteilt sein, so dass jeder geteilte Resistteil eine Fläche bedecken kann, die einem Chip der SiC-Halbleitervorrichtung entspricht, z. B. 3 mm2. Auf diese Weise kann die Fläche des Resits 23 in Teile aufgeteilt werden, so dass sie schwierig zu zerbrechen ist.

Die oben genannte Offenbarung hat die folgenden Aspekte.

Gemäß einem Aspekt der vorliegenden Offenbarung umfasst ein Verfahren zur Herstellung einer SiC-Halbleitervorrichtung: Bildung einer Verunreinigungsschicht auf einer SiC-Halbleiterschicht; Bildung eines Oxidfilms auf der SiC-Halbleiterschicht. Die Bildung der Verunreinigungsschicht umfasst: Implantieren eines Verunreinigungsions in der SiC-Halbleiterschicht; Bildung einer Kohlenstoffschicht auf SiC-Halbleiterschicht; Erhitzung der SiC-Halbleiterschicht zur Aktivierung der implantierten Verunreinigungen in der SiC-Halbleiterschicht, wobei die SiC-Halbleiterschicht einschließlich der Verunreinigungsschicht mit der Kohlenstoffschicht bedeckt ist und Entfernen der Kohlenstoffschicht aus der SiC-Halbleiterschicht. Die Bildung der Kohlenstoffschicht umfasst: schichtförmiger Auftrag eines organischen Lösungsmittelresists auf einer Oberfläche der SiC-Halbleiterschicht einschließlich der Verunreinigungsschicht; und Erhitzen des organischen Lösungsmittelresists zum Abdampfen von organischer Substanz in dem organischen Lösungsmittelresist, so dass der organische Lösungsmittelresist karbonisiert ist. Die Bildung des Oxidfilms wird nach Entfernung der Kohlenstoffschicht durchgeführt.

In der oben beschriebenen Methode wird die aus dem Resist gebildete Kohlenstoffschicht als eine Maske verwendet, die mit ausgezeichneter Adhäsion in Kontakt mit der SiC-Halbleiterschicht bleibt, wenn die Verunreinigung in der SiC-Halbleiterschicht aktiviert wird. Entsprechend wird verhindert, dass Si aus der SiC-Halbleiterschicht entweicht. So wird der Oxidfilm auf der SiC-Halbleiterschicht angemessen gebildet und die technischen Daten der SiC-Vorrichtung werden verbessert.

Alternativ kann das Erwärmen oder Erhitzen des organischen Lösungsmittelresists ein thermisches Prozessprofil besitzen, das von dem thermischen Prozessprofil des Erhitzens der SiC-Halbleiterschicht verschieden ist, und das thermische Prozessprofil des Erhitzens des organischen Lösungsmittelresists kann eine Rate der Temperaturerhöhung einschließen, die kleiner ist als die Rate der Temperaturerhöhung des thermischen Prozessprofils des Erhitzens der SiC-Halbleiterschicht. In diesem Fall wird die organische Substanz in dem Resist nicht schnell erhitzt und zum Sieden gebracht und daher wird der Resist vor Bruch bewahrt.

Alternativ kann das Erhitzen des organischen Lösungsmittelresists in einem Temperaturbereich von 200°C und 850°C ausgeführt werden, und das Erhitzen der SiC-Halbleiterschicht kann bei einer Temperatur durchgeführt werden, die gleich oder höher als 1600°C ist. Das Erhitzen der SiC-Halbleiterschicht wird suksessive nach Erhitzen des organischen Lösungsmittelresits auf solche Weise durchgeführt, dass die Temperatur bis zur Prozesstemperatur des Erhitzens des organischen Lösungsmittelresists erhöht wird, die Temperatur während einer vorbestimmten Zeit gehalten wird und die Temperatur bis auf die Prozesstemperatur des Erhitzens der SiC-Halbleiterschicht erhöht wird.

Alternativ kann das Erhitzen des organischen Lösungsmittelresists in einem Temperaturbereich zwischen 300°C und 850°C durchgeführt werden und das Erhitzen der SiC-Halbleiterschicht kann bei einer Temperatur gleich oder über 1600°C durchgeführt werden. Das Erhitzen der SiC-Halbleiterschicht wird suksessive durchgeführt nach dem Erhitzen des organischen Lösungsmittelresists auf solche Weise, dass die Temperatur erhöht wird bis auf die Prozesstemperatur des Erhitzens des organischen Lösungsmittelresists, die Temperatur während einer vorbestimmten Zeit gehalten wird, die Temperatur bis zu einer vorbestimmten Temperatur erniedrigt wird, und die Temperatur auf eine Prozesstemperatur des Erhitzens der SiC-Halbleiterschicht erhöht wird.

Alternativ kann die Bildung der Kohlenstoffschicht weiterhin die Aufteilung des organischen Lösungsmittelresists in eine Vielzahl von Chipeinheiten umfassen, und das Aufteilen des organischen Lösungsmittelresists wird nach schichtförmigem Auftrag des organischen Lösungsmittelresists ausgeführt.

Die Erfindung wurde mit Bezug auf ihre bevorzugten Ausführungsformen beschrieben, jedoch ist die Erfindung nicht auf die bevorzugten Ausführungsformen und Konstruktionen begrenzt. Die Erfindung soll verschiedene Modifikationen und äquivalente Anordnungen umfassen. Ferner sind verschiedene Kombinationen und Konfigurationen bevorzugt; andere Kombinationen und Konfigurationen einschließlich mehr oder weniger Elementen einschließlich eines einzigen Elements liegen auch im Bereich und Umfang der vorliegenden Erfindung.


Anspruch[de]
Verfahren zur Herstellung einer SiC-Halbleitervorrichtung, umfassend:

Bildung einer Verunreinigungsschicht (3, 4) auf einer SiC-Halbleiterschicht (2, 5); und

Bildung eines Oxidfilms (7) auf der SiC-Halbleiterschicht (2, 5), wobei die Bildung der Verunreinigungsschicht (3, 4) umfasst:

Implantieren eines Verunreinigungsions in die SiC-Halbleiterschicht (2, 5);

Bildung einer Kohlenstoffschicht auf der SiC-Halbleiterschicht (2, 5);

Erhitzen der SiC-Halbleiterschicht (2, 5) zur Aktivierung der implantierten Verunreinigung in der SiC-Halbleiterschicht (2, 5), wobei die SiC-Halbleiterschicht (2, 5) einschließlich der Verunreinigungsschicht (3, 4) mit der Kohlenstoffschicht bedeckt ist; und

Entfernung der Kohlenstoffschicht von der SiC-Halbleiterschicht (2, 5),

wobei die Bildung der Kohlenstoffschicht umfasst:

schichtförmigen Auftrag eines organischen Lösungsmittelresists (23) auf einer Oberfläche der SiC-Halbleiterschicht (2, 5) einschließlich der Verunreinigungsschicht (3, 4); und

Erhitzen des organischen Lösungsmittelresists (23) zum Abdampfen organischer Substanz in dem organischen Lösungsmittelresist (23), so dass der organische Lösungsmittelresist (23) karbonisiert ist und

Erhitzen des organischen Lösungsmittelresists (23) zum Abdampfen von organischer Substanz in dem organischen Lösungsmittelresist (23), so dass der organische Lösungsmittelresist (23) karbonisiert wird, und

die Bildung des Oxidfilms (7) wird nach Entfernung der Kohlenstoffschicht durchgeführt.
Verfahren nach Anspruch 1, wobei das Erhitzen des organischen Lösungsmittelresists (23) ein thermisches Prozessprofil besitzt, das von einem thermischen Prozessprofil des Erhitzens der SiC-Halbleiterschicht (2, 5) verschieden ist und das thermische Prozessprofil des Erhitzens des organischen Lösungsmittelresists (23) eine Rate der Temperaturerhöhung umfasst, die kleiner ist als eine Rate der Temperaturerhöhung des thermischen Prozessprofils des Erhitzens der SiC-Halbleiterschicht (2, 5). Verfahren nach Anspruch 2, wobei die Rate der Temperaturerhöhung bei Erhitzen des organischen Lösungsmittelresists (23) gleich oder kleiner als 80°C pro Minute ist. Verfahren nach Anspruch 2 oder 3, wobei die Rate der Temperaturerhöhung beim Erhitzen der SiC-Halbleiterschicht (2, 5) gleich oder größer als 160°C/min ist. Verfahren nach einem der Ansprüche 1 bis 4, wobei das Erhitzen des organischen Lösungsmittelresists (23) in einem Temperaturbereich zwischen 200°C und 850°C durchgeführt wird. Verfahren nach einem der Ansprüche 1 bis 5, wobei das Erhitzen der SiC-Halbleiterschicht (2, 5) bei einer Temperatur gleich oder höher als 1600°C durchgeführt wird. Verfahren nach einem der Ansprüche 1 bis 6, wobei das Erhitzen des organischen Lösungsmittelresists (23) in einem Temperaturbereich zwischen 200°C und 850°C durchgeführt wird;

das Erhitzen der SiC-Halbleiterschicht (2, 5) in einer Temperatur gleich oder höher als 1600°C durchgeführt wird, und

das Erhitzen der SiC-Halbleiterschicht (2, 5) im Anschluss an das Erhitzen des organischen Lösungsmittelresists (23) auf solche Weise durchgeführt wird, dass die Temperatur erhöht wird bis zur Prozesstemperatur des Erhitzens des organischen Lösungsmittelresists (23), die Temperatur während einer vorbestimmten Zeit gehalten wird, und die Temperatur erhöht wird bis zur Prozesstemperatur des Erhitzens der SiC-Halbleiterschicht (2, 5).
Verfahren nach einem der Ansprüche 1 bis 7, wobei das Erhitzen des organischen Lösungsmittelresists (23) in einem Temperaturbereich zwischen 200°C und 850°C durchgeführt wird,

das Erhitzen der SiC-Halbleiterschicht (2, 5) in einer Temperatur gleich oder größer als 1600°C durchgeführt wird und

das Erhitzen der SiC-Halbleiterschicht (2, 5) suksessiver durchgeführt wird nach Erhitzen des organischen Lösungsmittelresists (23) auf solche Weise, dass die Temperatur bis zur Prozesstemperatur des Erhitzens des organischen Lösungsmittelresists (23) erhöht wird, die Temperatur während einer vorbestimmten Zeit gehalten wird, die Temperatur erniedrigt wird bis zu einer vorbestimmten Temperatur und die Temperatur erhöht wird, bis die Prozesstemperatur des Erhitzens der SiC-Halbleiterschicht (2, 5) erreicht wird.
Verfahren nach einem der Ansprüche 1 bis 8, wobei die Entfernung der Kohlenstoffschicht auf solche Weise durchgeführt, dass die Kohlenstoffschicht bei einer Temperatur gleich oder weniger als 850°C oxidiert wird. Verfahren nach einem der Ansprüche 1 bis 9, weiterhin umfassend:

Reinigung der Oberfläche der SiC-Halbleiterschicht (2, 5) einschließlich der Verunreinigungsschicht (3, 4) nach Entfernung der Kohlenstoffschicht und vor Bildung des Oxidfilms (7).
Verfahren nach einem der Ansprüche 1 bis 10, wobei das Erhitzen des organischen Lösungsmittelresists (23) unter einem Druck gleich oder kleiner als 1 × 10–4 Pa durchgeführt wird. Verfahren nach Anspruch 11, wobei das Erhitzen des organischen Lösungsmittelresists (23) in einer im Druck geminderten Argon-Atmosphäre durchgeführt wird. Verfahren nach einem der Ansprüche 1 bis 12, wobei das Erhitzen des organischen Lösungsmittelresists (23) in einer Atmosphäre durchgeführt wird, die Sauerstoffgas von 1 Vol.% oder weniger enthält. Verfahren nach einem der Ansprüche 1 bis 13, wobei das Erhitzen des organischen Lösungsmittelresists (23) in einer Atmosphäre durchgeführt wird, in der restliches Sauerstoffgas durch Argongas ersetzt ist. Verfahren nach einem der Ansprüche 1 bis 14, wobei die Bildung der Kohlenstoffschicht weiterhin die Aufteilung des organischen Lösungsmittelresists (23) in eine Vielzahl von Chipeinheiten umfasst, und die Aufteilung des organischen Lösungsmittelresists (23) nach schichtförmigen Auftrag des organischen Lösungsmittelresists (23) und vor Erhitzen des organischen Lösungsmittelresits (23) durchgeführt wird.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com