PatentDe  


Dokumentenidentifikation DE102006020793A1 08.11.2007
Titel Schaltungsanordnung und Verfahren zum Betrieb einer Schaltungsanordnung
Anmelder AB SKF, Göteborg/Gotenburg, SE
Erfinder Scholer, Martin, Bartenheim, FR
Vertreter Gosdin, M., Dipl.-Ing.Univ. Dr.-Ing., Pat.-Anw., 97422 Schweinfurt
DE-Anmeldedatum 03.05.2006
DE-Aktenzeichen 102006020793
Offenlegungstag 08.11.2007
Veröffentlichungstag im Patentblatt 08.11.2007
IPC-Hauptklasse G06F 11/20(2006.01)A, F, I, 20060503, B, H, DE
Zusammenfassung Eine Schaltungsanordnung, umfassend einen ersten und einen zweiten, mit dem ersten verbundenen Mikrocontroller, beinhaltet folgende Merkmale:
- Der erste Mikrocontroller ist derart ausgebildet, dass ein wenigstens ein Ausgangssignal des ersten Mikrocontrollers steuernder oder regelnder Hauptprozess und ein zum Erkennen eines Fehlerzustands des ersten Mikrocontrollers ausgebildeter Sicherheitsprozess parallel ausführbar sind, und
- der zweite Mikrocontroller ist als ein Watchdog derart ausgebildet, dass bei einem Erkennen eines Fehlerzustandes durch den Sicherheitsprozess und/oder durch den zweiten Mikrocontroller am zweiten Mikrocontroller ein gegenüber dem Ausgangssignal des ersten Mikrocontrollers vorrangiges Signal ausgebbar ist.
Ferner betrifft die Erfindung ein Verfahren zum Betrieb einer Schaltungsanordnung.

Beschreibung[de]

Die Erfindung betrifft eine Schaltungsanordnung, umfassend einen ersten und einen zweiten, mit dem ersten verbundenen Mikrocontroller und ein Verfahren zum Betrieb einer Schaltungsanordnung.

Bei einer Vielzahl von technischen Geräten steht neben deren Hauptfunktion eine Sicherheit von Personen im Vordergrund, die in den Einflussbereich besagten Geräts kommen, was insbesondere für die Sicherheit von Patienten und den Gerätebedienern bei medizinischen Geräten gilt. Dabei benötigen viele dieser Geräte zur Ausführung ihrer Funktion im Inneren elektrische bzw. mechanische Energie, durch die es insbesondere bei einer Fehlbedienung oder einer Fehlfunktion des Gerätes zur Personengefährdung kommen kann. Zur Reduzierung dieses Gefährdungspotentials ist es beispielsweise bekannt, eine redundante Anordnung und/oder ein komplettes Überwachungssystem einzusetzen, was mit Nachteil mit einem vergleichsweise hohen Materialaufwand einhergeht.

Eine Aufgabe der Erfindung ist es daher, eine Schaltungsanordnung und ein Verfahren zum Betrieb einer Schaltungsanordnung zu schaffen, mit der bei vergleichsweise geringem Materialaufwand das eingangs genannte Gefährdungspotential reduzierbar ist.

Die Aufgabe wird hinsichtlich der Vorrichtung durch den Gegenstand des Anspruchs 1 und hinsichtlich des Verfahrens durch den Gegenstand des Anspruchs 14 gelöst.

Gemäß Anspruch 1 beinhaltet eine Schaltungsanordnung, umfassend einen ersten und einen zweiten, mit dem ersten verbundenen Mikrocontroller, folgende Merkmale:

  • – Der erste Mikrocontroller ist derart ausgebildet, dass ein wenigstens ein Ausgangssignal des ersten Mikrocontrollers steuernder oder regelnder Hauptprozess und ein zum Erkennen eines Fehlerzustands des ersten Mikrocontrollers ausgebildeter Sicherheitsprozess parallel ausführbar sind, und
  • – der zweite Mikrocontroller ist als ein Watchdog derart ausgebildet, dass bei einem Erkennen eines Fehlerzustandes durch den Sicherheitsprozess und/oder durch den zweiten Mikrocontroller am zweiten Mikrocontroller ein gegenüber dem Ausgangssignal des ersten Mikrocontrollers vorrangiges Signal ausgebbar ist.

Dadurch, dass die Schaltungsanordnung einen Watchdog-Mikrocontroller und einen Hauptmikrocontroller umfasst, auf dem neben dem Hauptprozess zum Steuern oder Regeln einer eigentlichen Gerätefunktion ein Sicherheitsprozess mit abläuft, wird bei geringem Materialaufwand und bei gleichzeitig hoher Zuverlässigkeit eine gute Erkennung interner Fehler sichergestellt. Damit ist mit Vorteil eine redundante Ausbildung von wenigstens Teilen der Schaltungsanordnung und/oder ein komplettes Überwachungssystem nicht notwendig.

Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich aus dem im folgenden beschriebenen Ausführungsbeispiel der Erfindung anhand der Figur.

Die Figur zeigt als ein Ausführungsbeispiel der Erfindung eine Prinzipskizze einer Schaltungsanordnung. Dabei umfasst die Schaltungsanordnung einen ersten Mikrocontroller, der im folgenden als Hauptmikrocontroller 10 bezeichnet wird, und einen zweiten Mikrocontroller, der im folgenden als Watchdog-Mikrocontroller 20 bezeichnet wird.

Der Hauptmikrocontroller 10 umfasst dabei eine vorgebbare Anzahl von Eingängen, an die über entsprechende Verbindungen 16 Eingangsgrößen in den Hauptmikrocontroller 10 eingespeist werden können. Dabei können die Eingangssignale von einem Handbedienteil für ein medizinisches Gerät herrühren und sowohl binäre als auch analoge Signale umfassen. Im Rahmen einer Motorsteuerung bzw. -regelung können die Eingangssignale beispielsweise Informationen hinsichtlich eines Betriebszustands eines Motors umfassen, beispielsweise ob der Motor läuft oder abgeschaltet ist und/oder für welche Drehrichtung er geschaltet ist.

Weiterhin umfasst der Hauptmikrocontroller 10 Ausgänge, über die beispielsweise der Motor ein- und abschaltbar und/oder dessen Drehrichtung bestimmbar ist. In der Figur ist dazu lediglich exemplarisch ein Ausgang dargestellt, der über die Verbindung 17 mit einer zur Motorsteuerung bzw. -regelung zugehörigen Vorrangschaltung 30 verbunden ist.

Die Schaltungsanordnung umfasst neben dem Hauptmikrocontroller 10 und der Vorrangschaltung 30 den Watchdog-Mikrocontroller 20, der über eine Verbindung 18 mit dem Hauptmikrocontroller 10 und über eine Verbindung 21 mit der Vorrangschaltung 30 verbunden ist. Dabei gibt der Watchdog-Mikrocontroller 20 bei einem Fehlerzustand über die Verbindung 21 ein Signal aus, das bezüglich dem Ausgangssignal des Hauptmikrocontrollers 10 der Verbindung 17 vorrangig ist. Besagte Vorrangigkeit wird dabei in der Vorrangschaltung 30 entsprechend sichergestellt. Zurückkommend auf das Beispiel der Motorsteuerung bzw. -regelung bedeutet dies, dass bei Ausgeben eines entsprechenden Signals vom Watchdog-Mikrocontroller 20 über die Verbindung 21 ein Stoppen des Motors bewirkt wird, auch wenn über die Verbindung 17 vom Hauptmikrocontroller 10 herrührend beispielsweise ein Einschaltsignal für den Motor vorliegt.

Das über die Verbindung 21 ausgebbare vorrangige Signal kann dabei als ein Freigabesignal ausgebildet sein. Dies heißt, dass ein aktiver Zustand des vorrangigen Signals beispielsweise ein Starten des Motors durch das über die Verbindung 17 ausgebbare Ausgangssignal erlaubt. Setzt der Watchdog-Mikrocontroller das Freigabesignal zurück, wird der Motor gestoppt.

Der Hauptmikrocontroller 10 umfasst einen Speicherbereich 13, der als RAM oder ROM ausgebildet sein kann, sowie eine Zentralprozessoreinheit 14. Programmtechnisch ist dabei der Hauptmikrocontroller 10 derart eingerichtet, dass auf ihm parallel ein Hauptprozess 11 und ein Sicherheitsprozess 12 laufen. Der Hauptprozess 11 ist dabei derart ausgebildet, dass ein über die Verbindung 17 ausgebbares Ausgangssignal des Hauptmikrocontrollers 10 in Abhängigkeit von den über die Verbindungen 16 zugeführten Eingangssignalen und von einer über Parameter einstellbaren, im Hauptmikrocontroller 10hinterlegbaren Verknüpfung gesteuert bzw. geregelt wird. Dieser Hauptprozess 11 ist dabei frei von einer Fehlererkennung.

Der Sicherheitsprozess 12 ist wie auch der Watchdog-Mikrocontroller 20 zum Erkennen von Fehlerzuständen des Hauptmikrocontrollers 10 ausgebildet, insbesondere zum Erkennen von Einzelfehlerzuständen. Wird dabei vom Sicherheitsprozess 12 ein Fehlerzustand erkannt, so wird eine Kommunikation mit dem Watchdog-Mikrocontroller 20 gestoppt, der daraufhin seinerseits besagtes vorrangiges Signal über die Verbindung 21 ausgibt.

Der Sicherheitsprozess 12 umfasst dabei ein Zurücklesen von Werten für das Ausgangssignal sowie ein Vergleichen dieser Werte mit Werten der Eingangssignale und der eingestellten Parameter besagter Verknüpfung. Bei einem Nichtübereinstimmen stoppt dabei der Sicherheitsprozess 12 die Kommunikation mit dem Watchdog-Mikrocontroller 20. Weiterhin überprüft der Sicherheitsprozess 12 periodisch den dem Sicherheitsprozess 12 eigenen Daten- und/oder Codierungsbereich des Speicherbereichs 13 und/oder überprüft die Zentralprozessoreinheit 14. Weiterhin sind mit dem Sicherheitsprozess 12 auch Fehlerzustände an den Eingängen und/oder Ausgängen des Hauptmikrocontrollers 10 erkennbar.

Ferner ist die Schaltungsanordnung derart ausgebildet, dass der Sicherheitsprozess 12 und der Watchdog-Mikrocontroller 20 zeitfensterbasiert miteinander kommunizieren, so dass Time-out-Zustände wie auch Zeitknappheitszustände des Hauptmikrocontrollers 10 erkennbar sind. Weiterhin werden im Triggerrahmen des Hauptmikrocontrollers 10 Informationen hinsichtlich eines Programmflusses des Sicherheitsprozesses 12 an den Watchdog-Mikrocontroller 20 übertragen, so dass vom Watchdog-Mikrocontroller 20 besagter Programmfluss überwachbar ist. Ein Oszillatorfehler wird ebenfalls vom Watchdog-Mikrocontroller 20 erkannt.

Der Watchdog-Mikrocontroller 20 ist periodisch neu zu triggern. Der Watchdog-Mikrocontroller 20 wird dabei über den Sicherheitsprozess 12 periodisch getriggert bevor der Motor eingeschaltet wird, so dass der Watchdog-Mikrocontroller 20 über die Verbindung 21 das Freigabesignal aktiviert. In einem Ruhezustand, also bei ruhendem Motor, ist das Freigabesignal deaktiviert; das heißt, dass der Watchdog-Mikrocontroller 20 nicht getriggert wird.

Über eine weitere Verbindung 22 zwischen dem Watchdog-Mikrocontroller 20 und dem Hauptmikrocontroller 10 überwacht der Sicherheitsprozess 12 wiederum den Watchdog-Mikrocontroller 20. Falls hierüber ein Fehler, insbesondere ein unerlaubtes aktives Freigabesignal oder ein fehlendes Freigabesignal erkannt wird, stoppt der Sicherheitsprozess 12 über die Verbindung 17 jegliche Bewegung des Motors bzw. es wird keine Bewegung gestartet. Weiterhin überwacht sich auch der Watchdog-Mikrocontroller 20 mit einem Überprüfen seiner RAM/ROM Zentralprozessoreinheit und Ein- und Ausgänge selbst.

10
Hauptmikrocontroller
11
Hauptprozess
12
Sicherheitsprozess
13
Speicherbereich
14
Zentralprozessoreinheit
16, 17, 18, 21, 22
Verbindung
20
Watchdog-Mikrocontroller
30
Vorrangschaltung


Anspruch[de]
Schaltungsanordnung, umfassend einen ersten und einen zweiten, mit dem ersten verbundenen Mikrocontroller, beinhaltend folgende Merkmale:

– Der erste Mikrocontroller ist derart eingerichtet, dass ein wenigstens ein Ausgangssignal des ersten Mikrocontrollers steuernder oder regelnder Hauptprozess und ein zum Erkennen eines Fehlerzustands des ersten Mikrocontrollers ausgebildeter Sicherheitsprozess parallel ausführbar sind, und

– der zweite Mikrocontroller ist als ein Watchdog derart ausgebildet, dass bei einem Erkennen eines Fehlerzustandes durch den Sicherheitsprozess und/oder durch den zweiten Mikrocontroller am zweiten Mikrocontroller ein gegenüber dem Ausgangssignal des ersten Mikrocontrollers vorrangiges Signal ausgebbar ist.
Schaltungsanordnung nach Anspruch 1, wobei der Hauptprozess frei von einer Fehlererkennung ausgebildet ist. Schaltungsanordnung nach einem der Ansprüche 1 oder 2, wobei der Sicherheitsprozess und/oder der zweite Mikrocontroller zum Erkennen eines Einzelfehlerzustands des ersten Mikrocontrollers ausgebildet sind. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, wobei der erste Mikrocontroller eine über Parameter einstellbare Verknüpfung umfasst, über die in Abhängigkeit von wenigstens einem Eingangssignal am ersten Mikrocontroller das Ausgangssignal steuer- oder regelbar ist. Schaltungsanordnung nach Anspruch 4, wobei der Sicherheitsprozess ein Zurücklesen von Werten des Ausgangssignals und ein Vergleichen dieser mit Werten des Eingangssignals und der Parameter umfasst. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, wobei der Sicherheitsprozess ein periodisches Überprüfen von RAM und/oder ROM im dem Sicherheitsprozess eigenen Daten- und/oder Codebereichs des ersten Mikrocontrollers und/oder ein Überprüfen einer Zentralprozessoreinheit des ersten Mikrocontrollers umfasst. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, wobei der Sicherheitsprozess mit dem zweiten Mikrocontroller zeitfensterbasiert kommunizierend ausgebildet ist. Schaltungsanordnung nach einem der Ansprüche 1 bis 7, wobei im Triggerrahmen des ersten Mikrocontrollers Informationen hinsichtlich eines Programmflusses des Sicherheitsprozesses an den zweiten Mikrocontroller übertragbar und von diesem überwachbar sind. Schaltungsanordnung nach einem der Ansprüche 1 bis 8, wobei die Schaltungsanordnung derart ausgebildet ist, dass bei einer Fehlerzustandserkennung des Sicherheitsprozesses ein Datenübertragen zu dem zweiten Mikrocontroller gestoppt wird, der daraufhin seinerseits das vorrangige Signal ausgibt. Schaltungsanordnung nach einem der Ansprüche 1 bis 9, wobei der Sicherheitsprozess zum Mitüberwachen des zweiten Mikrocontrollers ausgebildet ist. Schaltungsanordnung nach einem der Ansprüche 1 bis 10, wobei die Schaltungsanordnung eine Vorrangschaltung umfasst, der das Ausgangssignal des ersten Mikrocontrollers und das vorrangige Signal des zweiten Mikrocontrollers zugeführt sind und die derart hergerichtet ist, dass das vorrangige Signal die höhere Priorität bzw. den Vorrang hat. Schaltungsanordnung nach einem der Ansprüche 1 bis 11, wobei das Ausgangssignal des ersten Mikrocontrollers zur Steuerung oder Regelung eines Motors und das vorrangige Signal als ein Freigabesignal für den Motor ausgebildet sind. Schaltungsanordnung nach einem der Ansprüche 1 bis 12, wobei der zweite Mikrocontroller periodisch neu zu triggern ist. Verfahren zum Betrieb einer Schaltungsanordnung, umfassend einen ersten und einen zweiten, mit dem ersten verbundenen Mikrocontroller, beinhaltend folgende Merkmale:

– Im ersten Mikrocontroller werden ein wenigstens ein Ausgangssignal des ersten Mikrocontrollers steuernder oder regelnder Hauptprozess und ein zum Erkennen eines Fehlerzustands des ersten Mikrocontrollers ausgebildeter Sicherheitsprozess parallel ausgeführt, und

– der zweite als ein Watchdog ausgebildete Mikrocontroller wird derart betrieben, dass bei einem Erkennen eines Fehlerzustandes durch den Sicherheitsprozess und/oder durch den zweiten Mikrocontroller am zweiten Mikrocontroller ein gegenüber dem Ausgangssignal des ersten Mikrocontrollers vorrangiges Signal ausgegeben wird.
Verfahren nach Anspruch 14, wobei der Hauptprozess frei von einer Fehlererkennung ausgebildet ist. Verfahren nach einem der Ansprüche 14 oder 15, wobei der Sicherheitsprozess und/oder der zweite Mikrocontroller zum Erkennen eines Einzelfehlerzustands des ersten Mikrocontrollers ausgebildet sind. Verfahren nach einem der Ansprüche 14 bis 16, wobei der erste Mikrocontroller eine über Parameter einstellbare Verknüpfung umfasst, über die in Abhängigkeit von wenigstens einem Eingangssignal am ersten Mikrocontroller das Ausgangssignal gesteuert oder geregelt wird. Verfahren nach Anspruch 17, wobei der Sicherheitsprozess ein Zurücklesen von Werten des Ausgangssignals und ein Vergleichen dieser mit Werten des Eingangssignals und der Parameter umfasst. Verfahren nach einem der Ansprüche 14 bis 18, wobei der Sicherheitsprozess periodisch RAM und/oder ROM im dem Sicherheitsprozess eigenen Daten- und/oder Codebereich des ersten Mikrocontrollers und/oder eine Zentralprozessoreinheit des ersten Mikrocontrollers überprüft. Verfahren nach einem der Ansprüche 14 bis 19, wobei der Sicherheitsprozess mit dem zweiten Mikrocontroller zeitfensterbasiert kommuniziert. Verfahren nach einem der Ansprüche 14 bis 20, wobei im Triggerrahmen des ersten Mikrocontrollers Informationen hinsichtlich eines Programmflusses des Sicherheitsprozesses an den zweiten Mikrocontroller übertragen und von diesem überwacht werden. Verfahren nach einem der Ansprüche 14 bis 21, wobei bei einer Fehlerzustandserkennung des Sicherheitsprozesses ein Datenübertragen zu dem zweiten Mikrocontroller gestoppt wird, der daraufhin seinerseits das vorrangige Signal ausgibt. Verfahren nach einem der Ansprüche 14 bis 22, wobei der Sicherheitsprozess den zweiten Mikrocontroller mit überwacht. Verfahren nach einem der Ansprüche 14 bis 23, wobei die Schaltungsanordnung eine Vorrangschaltung umfasst, der das Ausgangssignal des ersten Mikrocontrollers und das vorrangige Signal des zweiten Mikrocontrollers zugeführt werden und die derart hergerichtet ist, dass das vorrangige Signal die höhere Priorität bzw. den Vorrang hat. Verfahren nach einem der Ansprüche 14 bis 24, wobei das Ausgangssignal des ersten Mikrocontrollers einen Motor steuert oder regelt und das vorrangige Signal den Motor freigibt oder stoppt. Verfahren nach einem der Ansprüche 14 bis 25, wobei der zweite Mikrocontroller periodisch neu getriggert wird.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com