PatentDe  


Dokumentenidentifikation DE10149584B4 22.11.2007
Titel Verzögerungsregelkreis
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Miller, Thomas, Dr., 80801 München, DE;
Heyne, Patrick, 81243 München, DE;
Weis, Christian, 82110 Germering, DE
Vertreter Epping Hermann Fischer, Patentanwaltsgesellschaft mbH, 80339 München
DE-Anmeldedatum 08.10.2001
DE-Aktenzeichen 10149584
Offenlegungstag 08.05.2003
Veröffentlichungstag der Patenterteilung 22.11.2007
Veröffentlichungstag im Patentblatt 22.11.2007
IPC-Hauptklasse G11C 7/22(2006.01)A, F, I, 20051017, B, H, DE
IPC-Nebenklasse H03D 3/24(2006.01)A, L, I, 20051017, B, H, DE   

Beschreibung[de]

Die Erfindung betrifft einen Verzögerungsregelkreis, bei dem zwischen einem Eingangsanschluß für ein zu verzögerndes Signal und einem Ausgangsanschluß für ein verzögertes Signal eine Verzögerungseinrichtung mit steuerbarer Verzögerungszeit geschaltet ist. Die Verzögerungszeit wird in Abhängigkeit von einer Phasendifferenz zwischen Eingangs- und Ausgangssignal eingestellt.

Verzögerungsregelkreise werden verwendet, um ein eingangsseitig zugeführtes Taktsignal mittels eines Regelkreises derart zu verzögern, daß das Ausgangssignal eine vorgegebene Phasenlage aufweist. Beispielsweise sind solche Verzögerungsregelkreise in taktgesteuerten integrierten Schaltungen vorgesehen, beispielsweise in synchron betriebenen dynamischen Halbleiterspeichern, die nach dem Double Data Rate-Prinzip arbeiten, sogenannten DDR SDRAMs (Double Data Rate Synchronous Dynamic Random Access Memories). Dort sind ausgelesene Datenwerte synchron zu einem eingangsseitig zugeführten Takt bereitzustellen, und zwar sowohl an der steigenden als auch an der fallenden Flanke dieses Takts. Der Phasenregelkreis berücksichtigt die internen Signallaufzeiten des zugeführten Taktes und versorgt den Ausgangstreiber mit einem in geeigneter Weise verzögerten Taktsignal, um die Ausgangsdaten wieder synchron mit dem am externen Datenbus vorliegenden Taktsignal abzugeben.

Ein Verzögerungsregelkreis oder Delay Locked Loop (DLL) in einem DDR SDRAM sollte niedrige Verlustleistung, besonders im Standby-Betrieb aufweisen und muß in einem großen Betriebsfrequenzbereich betreibbar sein. Eine niedrige Betriebsfrequenz erfordert eine lange steuerbare Verzögerungszeit der im Regelkreis enthaltenen Verzögerungseinrichtung. Heutige Konzepte für einen Verzögerungsregelkreis sehen daher eine zweistufige Verzögerungseinrichtung vor, nämlich eine Verzögerungseinrichtung zur Grobeinstellung der Verzögerungszeit und eine weitere in Serie geschaltete Verzögerungseinrichtung zur Feineinstellung der Verzögerungszeit. In der DE 199 30 167 A1 ist in 3 ein Verzögerungsregelkreis beschrieben mit zwei bezüglich des zu verzögernden Taktsignals in Reihe geschalteten Verzögerungseinrichtungen für eine Grobeinstellung der Verzögerungszeit und für eine Feineinstellung der Verzögerungszeit. Im genannten Signalpfad ist zuerst die Verzögerungseinrichtung mit Grobeinstellung geschaltet; nachgeschaltet ist die Verzögerungseinrichtung mit Feineinstellung der Verzögerungszeit. Die Steuersignale zur Einstellung der Verzögerungszeit, die jeweils den beiden Verzögerungseinrichtungen zugeführt werden, werden durch ein der Synchronisation dienendes Speicherelement, ein sogenanntes Synchronisations-Latch den Verzögerungseinrichtungen zeitgerecht bereitgestellt. Das der Grobverzögerungseinrichtung zugeordnete Synchronisations-Latch wird vom Ausgangssignal dieser Grobverzögerungseinrichtung gesteuert, das der Feinverzögerungseinrichtung zugeordnete Synchronisations-Latch wird vom Ausgangssignal der Feinverzögerungseinrichtung gesteuert. Zusätzlich ist dem letztgenannten Synchronisations-Latch ein weiteres Synchronisations-Latch vorgeschaltet. Der Verzögerungsregelkreis hat den Nachteil einer geringen Regelbandbreite auf Grund des langen Signalwegs von der Steuerungseinrichtung über die beiden Synchronisations-Latches zur Feinverzögerungseinheit.

In der US 5 604 775 A ist eine digitale Phasenregelschleife gezeigt, deren variable Verzögerungsleitung einen ersten Abschnitt mit grobschrittiger Verzögerung und einen zweiten Abschnitt mit feinschrittiger Verzögerung aufweist. Der feinschrittige zweite Abschnitt ist dem grobschrittigen ersten Abschnitt nachgeschaltet. Ein Latch stellt jeweilige Einstellsignale für die Verzögerungszeit des ersten bzw. zweiten Abschnitts bereit. Das Latch wird von einem Zähler angesteuert, welcher einen Freigabeimpuls auswertet und ein Taktsignal empfängt, welches zwischen dem ersten Abschnitt und dem zweiten Abschnitt der Verzögerungsleitung abgegriffen wird. Der Freigabeimpuls wird vom zu verzögernden Taktsignal über verschiedene weitere Elemente ermittelt. Der erste Abschnitt der Verzögerungsleitung mit der groben Schrittweite weist eine erste und eine zweite Auswahleinrichtung auf, die ausgangsseitig über wiederum eine weitere Auswahleinrichtung an den Abschnitt mit der feinen Schrittweite angeschlossen ist. Die beiden erstgenannten Auswahleinrichtungen greifen an unterschiedlichen Stellen einer Verzögerungsleitung ab. Die grobschrittige Verzögerungseinheit weist Baumstruktur auf.

In der US 5 875 219 A ist eine DLL-Schaltung gezeigt, die eine Phasenverzögerungseinheit aufweist, der eine Bereichsauswahleinrichtung nachgeschaltet ist. Die Bereichsauswahleinrichtung wählt zwischen dem Bereich von 0° bis 180° und 180° bis 360° aus.

Eine Aufgabe der Erfindung besteht darin, einen Verzögerungsregelkreis anzugeben, der auch bei hohen Betriebsfrequenzen ein gutes Regelverhalten aufweist.

Gemäß der Erfindung wird diese Aufgabe durch einen Verzögerungsregelkreis gelöst, der umfaßt: einen Eingangsanschluß für ein zu verzögerndes Taktsignal und einen Ausgangsanschluß zum Abgriff eines verzögerten Ausgangstaktsignals; eine erste Verzögerungseinrichtung mit digital steuerbarer Verzögerungszeit und eine zweite Verzögerungseinrichtung mit digital steuerbarer Verzögerungszeit, wobei die Schrittweite für die Einstellung der Verzögerungszeit bei der ersten Verzögerungseinrichtung geringer ist als bei der zweiten Verzögerungseinrichtung, die erste und zweite Verzögerungseinrichtung in Reihe zwischen den Eingangsanschluß und den Ausgangsanschluß geschaltet sind und ein Ausgang der ersten Verzögerungseinrichtung mit einem Eingang der zweiten Verzögerungseinrichtung verbunden ist; wobei die zweite Verzögerungseinrichtung eine Vielzahl von Multiplexern enthält mit jeweils einem Ausgang, einem Eingang und einem weiteren Eingang, wobei die Ausgänge der Multiplexer jeweils mit einem der Eingänge eines der Vielzahl der Multiplexer verbunden sind und die weiteren Eingänge der Vielzahl der Multiplexer gemeinsam an den Ausgang der ersten Verzögerungseinrichtung angeschlossen sind; eine Steuerungseinrichtung zur Bereitstellung je eines den Verzögerungseinrichtungen zuführbaren Steuersignals in Abhängigkeit von einer Phasendifferenz zwischen dem zu verzögernden und dem verzögerten Taktsignal; je ein taktsteuerbares Speicherelement, das zwischen der Steuerungseinrichtung und der ersten und der zweiten Verzögerungseinrichtung geschaltet ist zur Zuführung des jeweiligen Steuersignals an die Verzögerungseinrichtungen; wobei die Speicherelemente taktsteuerseitig mit dem Ausgang der ersten Verzögerungseinrichtung gekoppelt sind.

Beim Verzögerungsregelkreis gemäß der Erfindung ist in den Signalpfad zwischen dem Eingangsanschluß für das zu verzögernde Signal und dem Ausgangsanschluß für das verzögerte Signal eine erste Verzögerungseinrichtung zur Feineinstellung der Verzögerungszeit und eine zweite Verzögerungseinrichtung zur Grobeinstellung der Verzögerungszeit geschaltet. Bedeutsam ist, daß die erste Verzögerungseinrichtung mit Feineinstellung zuerst im Signalpfad angeordnet ist und die zweite Verzögerungseinrichtung mit Grobeinstellung der ersten Verzögerungseinrichtung nachgeschaltet ist. Das Taktsignal, welches die Synchronisations-Latches taktweise steuert kann an einem Punkt, nämlich dem Ausgang der ersten Verzögerungseinheit mit Feineinstellung abgegriffen werden. Während also das Synchronisations-Latch für die erste Verzögerungseinrichtung von deren Ausgangssignal taktweise gesteuert wird, wird das Synchronisations-Latch für die zweite Verzögerungseinrichtung von deren Eingangssignal taktweise gesteuert. Wenn sich das Steuersignal der Steuerungseinrichtung und demzufolge die Verzögerungszeit der Verzögerungseinrichtungen ändern soll, dann wirkt die Nachstellung in erster und zweiter Verzögerungseinrichtung auf die gleiche Flanke des Taktsignals. Dadurch werden Verzerrungen im verzögerten Ausgangssignal vermieden.

Zweckmäßigerweise ist ein Treiber zwischen dem Abgriff des die Synchronisations-Latches taktweise steuernden Steuersignals und dem Eingang der Synchronisations-Latches vorgesehen.

Die Verzögerungszeit der zweiten Verzögerungseinrichtung mit Grobeinstellung wird durch Wirksamschalten bzw. Nichtwirksamschalten von das Eingangssignal verzögernden Verzögerungselementen bewirkt. In besonders vorteilhafter Weise ist eine solche Hintereinanderschaltung von Verzögerungselementen vorgesehen, bei der in Abhängigkeit vom Steuersignal der Eingangsknoten, an denen der zweiten Verzögerungseinrichtung das zu verzögernde Signal zugeführt wird, in Abhängigkeit vom Steuersignal variiert wird. Es ist also einer der Eingänge eines der in Reihe geschalteten Verzögerungselemente mit dem das zu verzögernde Signal zuführenden Eingang der zweiten Verzögerungseinrichtung verbindbar. Welcher der Eingänge der Vielzahl der Verzögerungselemente verbunden wird, wird durch das über das Synchronisations-Latch zugeführte Steuersignal festgelegt.

Die zweite Verzögerungseinheit weist in Reihe geschaltete Multiplexer auf. Der Ausgang eines in der Verzögerungskette vorgeschalteten Multiplexers ist mit einem der Eingänge eines nachgeschalteten Multiplexers verbunden. Der andere der Eingänge der Multiplexer ist jeweils an den Eingang zur Zuführung des von der zweiten Verzögerungseinrichtung zu verzögernden Signals gekoppelt. In Abhängigkeit von dem über das Synchronisations-Latch zugeführten Steuersignal wird einer der Multiplexer so geschaltet, daß er eingangsseitig mit dem Eingangssignalanschluß der zweiten Verzögerungseinrichtung verbunden ist. Die anderen im Signalpfad nachgeschalteten Multiplexer sind jeweils mit dem Ausgang des im Verzögerungssignalpfad vorgeschalteten Multiplexers verbunden.

Damit die von den Verzögerungseinrichtungen bewirkte Verzögerungszeit möglichst unabhängig von Spannungsschwankungen und Stromimpulsen ist, wird eine differentielle Ausführung der ersten und zweiten Verzögerungseinheit bevorzugt. Dies bedeutet, daß das zu verzögernde Signal als ein erstes Teilsignal und als ein dazu komplementäres, invertiertes zweites Teilsignal vorliegt. Erstes und zweites Teilsignal werden gemeinsam zeitparallel von den Verzögerungseinrichtungen verarbeitet. Bei differentieller Ausführung ist besonders wichtig, daß das von den Synchronisations-Latches bereitgestellte Steuersignal bereits nach einer halben Taktperiode des zu verzögernden Taktsignals vorliegt. Die kurze Signallaufzeit in der erfindungsgemäßen Schaltung läßt eine möglichst hohe Betriebsfrequenz des Verzögerungsregelkreises zu.

Auch die Steuerungsschaltung, welche in Abhängigkeit von der Phasendifferenz zwischen eingangsseitig zugeführtem zu verzögernden Taktsignal und ausgangsseitig abgegebenem verzögerten Taktsignal ein Stellsignal für die beiden Verzögerungseinrichtungen bestimmt, wird vom gleichen Taktsignal gesteuert, wie die beiden Synchronisations-Latches. Insgesamt werden die digitalen Stellglieder des Verzögerungsregelkreises taktsynchron vom gleichen Taktsignal betrieben.

Bei der zweiten, die Grobeinstellung der Verzögerungszeit bewirkenden Verzögerungseinrichtung wird die Verzögerungszeit durch eingangsseitiges Zu- und Wegschalten von im Signalpfad wirksamen Verzögerungselementen bewirkt. Das Synchronisations-Latch wird ebenfalls vom Eingangssignal der zweiten Verzögerungseinrichtung gesteuert. Der Signalweg für das Zu- bzw. Wegschalten eines Verzögerungselementes über das zugeordnete Synchronisations-Latch ist jedoch länger als der Signalweg des zu verzögernden Taktsignals über das erste Verzögerungselement der Grobverzögerungseinrichtung, so daß ein Nachstellen der Verzögerungszeit innerhalb der Grobverzögerungseinrichtung erst dann erfolgt, wenn eine zu verzögernde Flanke bereits das zu- bzw. wegzuschaltende Verzögerungselement durchlaufen hat. Die das Synchronisations-Latch taktmäßig steuernde Flanke hat die erste, die Feineinstellung der Verzögerungszeit bewirkende Verzögerungseinrichtung bereits auch durchlaufen. Daher wirkt ein Nachstellen der Verzögerungszeit erst auf die nächste zu verzögernde Flanke des zu verzögernden Taktsignals.

Vorzugsweise wird der Verzögerungsregelkreis wie beschrieben mit digital steuerbaren Fein- und Grobverzögerungseinrichtungen in differentieller Ausführung realisiert. Durch die beschriebene Ausführung der Taktansteuerung der Synchronisations-Latches und der Steuerungseinrichtung kann ein großer Arbeitsbereich und eine hohe Betriebsfrequenz bei vernünftiger Verlustleistung erreicht werden.

Nachfolgend wird die Erfindung an Hand des in der Zeichnung dargestellten Ausführungsbeispiels im Detail erläutert. Einander entsprechende Elemente sind mit gleichen Bezugszeichen versehen. Es zeigen:

1 ein Blockdiagramm eines Verzögerungsregelkreises gemäß der Erfindung und

2 ein Ausführungsbeispiel für die zweite Verzögerungseinheit für die Grobeinstellung der Verzögerungszeit des Verzögerungsregelkreises in 1.

Der in 1 dargestellte Verzögerungsregelkreis weist einen Eingangsanschluß 10 auf, an dem ein zu verzögerndes Taktsignal CLKIN zugeführt wird. Über eine Verzögerungseinrichtung, die eine erste Verzögerungseinrichtung 12 und eine nachgeschaltete zweite Verzögerungseinrichtung 13 umfaßt, wird unter Berücksichtigung eines ausgangsseitigen Treibers 22 ein verzögertes Taktsignal CLKOUT an einem Ausgangsanschluß 11 erhalten. Der Ausgangstakt CLKOUT wird über ein Verzögerungselement 18 mit konstanter Verzögerungszeit auf einen Phasendetektor 16 rückgekoppelt. Der Phasendetektor 16 vergleicht dieses rückgekoppelte Ausgangssignal mit dem Eingangstakt CLKIN und gibt ein die Phasendifferenz repräsentierendes Signal an eine Steuerungseinrichtung 17 ab. In Abhängigkeit von Größe und Vorzeichen der Phasendifferenz erzeugt die Steuerungseinrichtung 17 Steuersignale C12 und C13, so daß die Verzögerungszeiten der ersten und zweiten Verzögerungseinrichtung 12 bzw. 13 nachgestellt werden. Die Regelung ist darauf ausgelegt, daß die Phasendifferenz am Phasendetektor 16 möglichst auf Null ausgeregelt wird. Die Steuerungseinrichtung 17 ist ein gegebenenfalls modifizierter Zähler. Die Steuersignale C12, C13 werden den Verzögerungseinrichtungen 12, 13 über Speicherelemente 14 bzw. 15 zeitgerecht bereitgestellt.

Die erste Verzögerungseinrichtung 12 bewirkt eine in feinen Stufen in Abhängigkeit vom Steuersignal C12 steuerbare Verzögerungszeit. Eingangsseitig wird der ersten Verzögerungseinrichtung 12 das zu verzögernde Eingangstaktsignal CLKIN zugeführt. Die zweite Verzögerungseinrichtung 13 ist in wesentlich gröberen Stufen in Abhängigkeit vom Steuersignal C13 steuerbar. Die Verzögerungseinrichtung 13 ist der Verzögerungseinrichtung 12 nachgeschaltet, d. h. das Ausgangssignal der Verzögerungseinrichtung 12 dient als Eingangssignal der Verzögerungseinrichtung 13. Um einen linearen, phasensprungfreien Aussteuerungsbereich der von der Reihenschaltung der Verzögerungseinrichtungen 12, 13 bewirkten Verzögerungszeit zu erhalten, beträgt eine Vollaussteuerung der ersten Verzögerungseinrichtung 12 genau eine solche Verzögerungszeit wie das kleinste Verzögerungsinkrement bzw. Dekrement der zweiten Verzögerungseinrichtung 13 ist. Wenn das Verzögerungselement 12 durch entsprechende Ansteuerung des Steuersignals C12 überläuft, dann wird die Verzögerungszeit der zweiten Verzögerungseinrichtung 13 je nach Steuerungsrichtung um eine Stufe erhöht oder erniedrigt. Das von der Steuerungseinrichtung 17 abgegebene Steuerwort teilt sich in einen niedrigerwertigen Anteil C12 auf, der der ersten Verzögerungseinrichtung 12 für die Feineinstellung zugeführt wird, und einen höherwertigen Anteil C13, der der zweiten Verzögerungseinrichtung 13 für die Grobeinstellung zugeführt wird.

Die als Synchronisations-Latches dienenden Speicherelemente 14, 15 werden taktweise gesteuert und übernehmen mit jeder beispielsweise steigenden Flanke die Stellsignale C12 bzw. C13. Daraufhin wird die Verzögerungszeit in den ersten und zweiten Verzögerungseinrichtungen 12 bzw. 13 nachgestellt. Das die Taktsteuerung der Synchronisations-Latches 14, 15 bewirkende Steuersignal wird am Ausgang 20 der ersten Verzögerungseinrichtung 12 abgegriffen. Für bessere Treiberleistung ist ein zusätzlicher Treiber 19 dem Ausgang 20 nachgeschaltet. Das Ausgangssignal des Treibers 19 steuert die Takteingänge der Synchronisations-Latches 14 und 15 gemeinsam an. Der vom Ausgang des Treibers 19 gebildete Knoten 21 führt das Taktsignal CLK außerdem auch der Steuerungseinrichtung 17 zur Taktsteuerung zu. Die Steuerungseinrichtung 17 ist prinzipiell als Zähler ausgebildet. Die für die Steuerung des Regelkreises wesentlichen Elemente 14, 15, 17 arbeiten digital ebenso wie die erste und die zweite Verzögerungseinrichtung 12, 13.

Die zweite Verzögerungseinrichtung 13 ist in 2 im Detail dargestellt. Es ist eine Kette von Verzögerungselementen vorgesehen, die eine Vielzahl von in Reihe hintereinander geschalteten Verzögerungselementen enthält, aus denen in Abhängigkeit vom Steuersignal eine Auswahl davon für die Verzögerung wirksam geschaltet werden. Beispielhaft sind die Verzögerungselemente 131, 132, 133, 134, 135 dargestellt. Das Verzögerungselement 131 bildet den Anfang der Verzögerungskette, das Verzögerungselement 135 das Ende der Verzögerungskette. Die Verzögerungselemente sind jeweils als Multiplexer ausgeführt. Betrachtet man beispielsweise den Multiplexer 132, so ist dessen einer Eingang 1321 mit dem Ausgang des vorgeschalteten Multiplexers 131 verbunden, während dessen anderer Eingang 1322 mit dem Eingang 20 für das von der zweiten Verzögerungseinheit 13 zu verzögernde Taktsignal CLK' verbunden ist. Der Ausgang 1323 des Multiplexers 132 ist wiederum mit einem der Eingänge des nachgeschalteten Multiplexers 133 verbunden. Alle Multiplexer sind bezüglich eines ihrer Eingänge gemeinsam an den eingangsseitigen Knoten 20 der Grobverzögerungseinrichtung angeschlossen. Der Ausgang des letzten Multiplexers 135 dient als Ausgang 23 der Verzögerungseinrichtung 13. Der Eingang 1311 am ersten Multiplexer 131 ist mit einer logischen "0" oder Massepotential VSS beschaltet. Die Einstellung der Multiplexer wird von je einem Bit des Steuersignals C13, welches vom Synchronisations-Latch 15 bereitgestellt wird, bestimmt. Das von der Verzögerungseinrichtung 13 zu verzögernde Taktsignal CLK' am Anschluß 20 wird also parallel jedem der Multiplexer 131, ..., 135 zugeführt. Nur einer der Multiplexer, nämlich der Multiplexer 133, ist so eingestellt, daß er das am Anschluß 20 bereitgestellte Signal CLK' an seinen Ausgang weiterleitet und in die Verzögerungskette einführt. Alle anderen Multiplexer sind in den anderen Zustand versetzt, so daß sie nur das vom vorgeschalteten Multiplexer abgegebene Signal an ihren Ausgang weiterleiten.

Eine Flanke des am Ausgang der ersten Verzögerungseinrichtung 12 für die Feineinstellung anliegenden Taktsignals CLK', das gleichzeitig auch das Eingangssignal der zweiten, der Grobeinstellung dienenden Verzögerungseinrichtung 13 ist, steuert gleichzeitig auch die Synchronisations-Latches 14, 15. Wenn die Verzögerungszeit der Verzögerungseinrichtung 13 nach einem Überlauf der Verzögerungseinrichtung 12 nachzustellen ist, bedeutet dies, daß eine Grobstufe an zusätzlicher Verzögerungszeit wirksam zu schalten ist. Einerseits wird beim Zuschalten einer wirksamen Verzögerungsstufe der Signaleingang 1322 des Multiplexers 132 mit dem Schaltungseingang 20 verbunden und dementsprechend der Multiplexer 133 umgeschaltet, so daß er eingangsseitig mit dem Ausgang 1323 des Multiplexers 132 verbunden ist. Anderseits wird beim Wegschalten einer wirksamen Verzögerungsstufe der Anschluß 20 über die Aktivierung des Eingangs 1341 des Multiplexers 134 in die Verzögerungskette eingespeist.

Da die Veränderung an Verzögerungszeit am Eingang der zweiten Verzögerungseinrichtung 13 durch Zu- bzw. Wegschalten eines für die Verzögerungszeit wirksamen Verzögerungselementes erfolgt, ist eine Flanke des von der Verzögerungseinrichtung 13 zu verzögernden Taktsignals CLK' bereits durch die Elemente 132 bis 134 durchgelaufen, bevor das Synchronisations-Latch 15 das neue Stellsignal an die Verzögerungseinrichtung 13 weiterleitet und die eben beschriebenen Schaltvorgänge auslöst. Durch die Steuerung der Synchronisations-Latches 14, 15 mittels des Ausgangssignals CLK' der ersten die Feineinstellung bewirkenden Verzögerungseinrichtung 12 wird einerseits eine frühzeitige und möglichst schnelle Übernahme eines neuen Stellsignals C12 bzw. C13 in die Synchronisations-Latches erreicht. Dies garantiert eine hohe Betriebsfrequenz. Andererseits erfolgt diese Übernahme in das Synchronisations-Latch 15 trotzdem so spät, daß eine in die zweite Verzögerungseinrichtung 13 eingespeiste Flanke nicht mehr durch eine Veränderung des Stellsignals C13 verändert wird. Daher wirkt ein Nachstellen der Verzögerungszeit stets auf die gleiche Flanke des zu verzögernden Taktsignals CLKIN. Die Regelung arbeitet daher auch bei hohen Frequenzen jitterfrei.

Das Signal CLKIN ist (in den Zeichnungen nicht dargestellt) vorzugsweise differentiell ausgeführt und umfaßt einen ersten Signalanteil und einen dazu komplementären, d. h. invertierten Signalanteil. Die Verzögerungseinrichtung 12 sowie die Verzögerungseinrichtung 13 und deren in 2 dargestellter Multiplexer sowie deren Ansteuerung durch die Signale C12, C13 erfolgt differentiell. Besonders hier ist eine schnelle Umschaltung der Steuersignale C12, C13 erforderlich, da bereits nach einer halben Taktperiode ein stabiler Einstellungszustand erreicht sein muß.

10
Eingangsanschluß
11
Ausgangsanschluß
12
erste Verzögerungseinheit für Feineinstellung
13
zweite Verzögerungseinheit für Grobeinstellung
14, 15
Synchronisations-Latches
16
Phasendetektor
17
Steuerungseinrichtung
18
Verzögerungselement
19
Treiber
20, 21
Knoten
22
Treiber
23
Ausgangsanschluß
131, 132, 133, 134, 135
Multiplexer
1321, 1322, 1341, 1311
Eingangsanschlüsse von Multiplexern
1323
Ausgangsanschluß eines Multiplexers
CLKIN
Eingangstaktsignal
CLKOUT
Ausgangstaktsignal
CLK, CLK', CLK2''
Taktsignale
VSS
Massepotential


Anspruch[de]
Verzögerungsregelkreis, umfassend:

– einen Eingangsanschluß (10) für ein zu verzögerndes Taktsignal (CLKIN) und einen Ausgangsanschluß (11) zum Abgriff eines verzögerten Ausgangstaktsignals (CLKOUT);

– eine erste Verzögerungseinrichtung (12) mit digital steuerbarer Verzögerungszeit und eine zweite Verzögerungseinrichtung (13) mit digital steuerbarer Verzögerungszeit, wobei die Schrittweite für die Einstellung der Verzögerungszeit bei der ersten Verzögerungseinrichtung (12) geringer ist als bei der zweiten Verzögerungseinrichtung (13), die erste und zweite Verzögerungseinrichtung (12, 13) in Reihe zwischen den Eingangsanschluß (10) und den Ausgangsanschluß (11) geschaltet sind und ein Ausgang (20) der ersten Verzögerungseinrichtung (12) mit einem Eingang der zweiten Verzögerungseinrichtung (13) verbunden ist; wobei

– die zweite Verzögerungseinrichtung (13) eine Vielzahl von Multiplexern (131, 132, 133, 134, 135) enthält mit jeweils einem Ausgang (1323), einem Eingang (1321) und einem weiteren Eingang (1322), wobei die Ausgänge der Multiplexer jeweils mit einem der Eingänge eines der Vielzahl der Multiplexer verbunden sind und die weiteren Eingänge der Vielzahl der Multiplexer gemeinsam an den Ausgang (20) der ersten Verzögerungseinrichtung (12) angeschlossen sind;

– eine Steuerungseinrichtung (17) zur Bereitstellung je eines den Verzögerungseinrichtungen (12, 13) zuführbaren Steuersignals (C12, C13) in Abhängigkeit von einer Phasendifferenz zwischen dem zu verzögernden und dem verzögerten Taktsignal (CLKIN, CLKOUT);

– je ein taktsteuerbares Speicherelement (14, 15), das zwischen der Steuerungseinrichtung (17) und der ersten und der zweiten Verzögerungseinrichtung (12, 13) geschaltet ist zur Zuführung des jeweiligen Steuersignals (C12, C13) an die Ver- zögerungseinrichtungen (12, 13); wobei

– die Speicherelemente (14, 15) taktsteuerseitig mit dem Ausgang (20) der ersten Verzögerungseinrichtung (12) gekoppelt sind.
Verzögerungsregelkreis nach Anspruch 1, dadurch gekennzeichnet, daß der Ausgang (20) der ersten Verzögerungseinrichtung (12) ausgebildet ist, ein von der ersten Verzögerungseinrichtung (12) verzögertes Signal (CLK') bereitzustellen, und daß jeweilige Taktsteuereingänge der Speicherelemente (14, 15) mit einem Knoten (20) zwischen dem Ausgang der ersten Verzögerungseinrichtung (12) und dem Eingang der zweiten Verzögerungseinrichtung (13) gekoppelt sind. Verzögerungsregelkreis nach Anspruch 2, dadurch gekennzeichnet, daß ein Treiber (19) zwischen den Knoten (20) und die Taktsteuereingänge der Speicherelemente (14, 15) geschaltet ist. Verzögerungsregelkreis nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Eingang der zweiten Verzögerungseinrichtung (13) für ein zu verzögerndes Signal (CLK') an einen der Eingänge (1321, 1323) eines der Vielzahl der Multiplexer in Abhängigkeit von dem die Verzögerungszeit der zweiten Verzögerungseinrichtung (13) steuernden Steuersignal (C13) zur Weiterleitung des zu verzögernden Signals (CLK') geschaltet ist. Verzögerungsregelkreis nach Anspruch 4, dadurch gekennzeichnet, daß in Abhängigkeit von dem die Verzögerungszeit der zweiten Verzögerungseinrichtung (13) steuernden Steuersignal (C13) bei mindestens einem der Vielzahl der Multiplexer (133) dessen Ausgang mit dem Eingang der zweiten Verzögerungseinrichtung (13) zur Weiterleitung des zu verzögernden Signals (CLK') verbunden ist. Verzögerungsregelkreis nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Multiplexer (131, 132, 133, 134, 135) differentiell ausgebildet sind, um gleichzeitig einen ersten Teil eines zu verzögernden Signals und einen zum ersten Teil invertierten zweiten Teil des zu verzögernden Signals zu verzögern. Verzögerungsregelkreis nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Steuerungseinrichtung (17) taktweise die Steuersignale (C12, C13) zur Steuerung der Verzögerungszeit der ersten und der zweiten Verzögerungseinrichtung (12, 13) abgibt und daß zur Taktsteuerung die Steuerungseinrichtung (17) mit dem Ausgang der ersten Verzögerungseinheit (20) gekoppelt ist. Verzögerungsregelkreis nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Anschlüsse zur Zuführung je eines Taktsignals an die Speicherelemente (14, 15) und an die Steuerungseinrichtung (17) mit einem gemeinsamen Knoten (21) verbunden sind. Verzögerungsregelkreis nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die maximal vom zugeordneten Steuersignal (C12) einstellbare Verzögerungszeit der ersten Verzögerungseinrichtung (12) gleich ist der Schrittweite der digital einstellbaren Verzögerungszeit der zweiten Verzögerungseinrichtung (13).






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com