PatentDe  


Dokumentenidentifikation DE60218692T2 06.12.2007
EP-Veröffentlichungsnummer 0001412940
Titel VERFAHREN UND VORRICHTUNG ZUM BETREIBEN EINES ZEITKONTINUIERLICHEN FILTERS EINES LESE-/SCHREIBKANALS FÜR EIN FESTPLATTENLAUFWERK
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder CYRUSIAN, Sasan, Scotts Valley, CA 95066, US
DE-Aktenzeichen 60218692
Vertragsstaaten DE, FR, GB, IE, IT, NL
Sprache des Dokument EN
EP-Anmeldetag 22.05.2002
EP-Aktenzeichen 027371152
WO-Anmeldetag 22.05.2002
PCT-Aktenzeichen PCT/US02/16328
WO-Veröffentlichungsnummer 2002097799
WO-Veröffentlichungsdatum 05.12.2002
EP-Offenlegungsdatum 28.04.2004
EP date of grant 07.03.2007
Veröffentlichungstag im Patentblatt 06.12.2007
IPC-Hauptklasse G11B 3/00(2006.01)A, F, I, 20051017, B, H, EP
IPC-Nebenklasse G11B 20/10(2006.01)A, L, I, 20051017, B, H, EP   

Beschreibung[de]
ALLGEMEINER STAND DER TECHNIK

Computer-Festplattenlaufwerke, die auch als Festplattenlaufwerke oder Festplatten bekannt sind, sind de facto zu einer Standard-Datenspeicherkomponente moderner Computersysteme geworden und sind auch immer mehr in moderner Verbraucherelektronik zu finden. Ihre große Verbreitung kann direkt auf ihre geringen Kosten, hohe Speicherkapazität und hohe Zuverlässigkeit neben großer Verfügbarkeit, niedrigem Stromverbrauch, hohen Datentransfergeschwindigkeiten und abnehmender physischer Größe zurückgeführt werden.

Diese Laufwerke bestehen in der Regel aus einer oder mehreren rotierenden Magnetplatten, die in einem umweltgeregelten Gehäuse untergebracht sind, das ferner die gesamte Elektronik und Mechanik zum Lesen und Schreiben von Daten und die Schnittstelle mit anderen Einrichtungen enthält. Über jeder der Platten und in der Regel auf jeder Seite sind zum Aufzeichnen und Lesen von Daten Lese-/Schreibköpfe positioniert. Die Elektronik eines Festplattenlaufwerks wird mit diesen Lese-/Schreibköpfen gekoppelt und enthält zahlreiche Komponenten zur Steuerung der Position der Köpfe und zum Erzeugen oder Lesen der Daten repräsentierenden elektromagnetischen Felder. Diese Komponenten empfangen Daten von einer Host-Einrichtung, wie zum Beispiel einem Personal Computer und übersetzen diese Daten in magnetische Codierungen, die durch die Köpfe auf die Datenträgerplatten geschrieben werden. Wenn eine Host-Einrichtung Daten von dem Laufwerk anfordert, findet die Elektronik ferner die gewünschten Daten, liest die magnetischen Codierungen, die diese Daten repräsentieren, und übersetzt diese Codierungen wieder in die binären digitalen Informationen, die die Host-Einrichtung verstehen kann. Ferner werden Fehlerdetektions- und -korrekturalgorithmen angewandt, um präzises Speichern und Abrufen von Daten sicherzustellen.

Ein Gebiet, auf dem signifikante Fortschritte erzielt wurden, ist das Gebiet der Lese-/Schreibkopftechnologie und der Verfahren zum Interpretieren der von diesen Köpfen gelesenen magnetischen Fluktuationen. Der Lese-/Schreibkopf, wovon eine typische Festplatte mehrere aufweist, ist die Schnittstelle zwischen Magnetplatten und der Festplattenelektronik. Die magnetisch codierten Daten werden durch den Lese-/Schreibkopf tatsächlich als Magnetflußbereiche auf den Platten gelesen und geschrieben. Aus binären 1en und 0en bestehende Daten werden durch Sequenzen der Anwesenheit oder Abwesenheit von Flußumkehrungen, die durch den Lese-/Schreibkopf aufgezeichnet oder detektiert werden, codiert. Eine Flußumkehrung ist eine Magnetflußänderung in zwei zusammenhängenden Bereichen der Datenträgerplatte. Traditionelle Festplatten lesen Daten von den Platten durch Detektieren der Spannungsspitze, die in dem Lese-/Schreibkopf vermittelt wird, wenn eine Flußumkehrung unter dem Lese-/Schreibkopf vorbeiläuft, während die Platten rotieren. Dies ist als „Spitzendetektion" bekannt. Zunehmende Speicherdichten erfordern jedoch verringerte Spitzenamplituden und bessere Signaldiskrimination und höhere Plattendrehgeschwindigkeiten schieben die Spitzen näher zueinander, so daß die Spitzendetektion schwieriger zu erreichen ist.

Es wurden Lese-/Schreibköpfe des magnetoresistiven Typs („MR") mit vergrößerter Empfindlichkeit entwickelt, um magnetische Signale kleinerer Amplitude und mit vergrößerter Signaldiskrimination zu lesen, um bestimmte der Probleme mit zunehmenden Speicherdichten zu behandeln. Zusätzlich wurde eine andere Technologie, die als Partial Response Maximum Likelihood („PRML") bekannt ist, entwickelt, um die Probleme mit der Spitzendetektion mit zunehmenden Dichten und Drehgeschwindigkeiten weiter zu behandeln. PRML wurde aus der Kommunikationstechnologie geborgt und ist ein Algorithmus, der in der Festplattenelektronik implementiert wird, um die von den Lese-/Schreibköpfen gelesenen magnetischen Signale zu interpretieren. Auf PRML basierende Plattenlaufwerke lesen die von den auf dem Datenträger gespeicherten magnetischen Flußumkehrungen erzeugten analogen Signalformen. Anstatt nach Spitzenwerten zu suchen, um Flußumkehrungen anzuzeigen, tasten auf PRML basierende Laufwerke diese analoge Signalform (die „partielle Antwort") jedoch digital ab und verwenden fortschrittliche Signalverarbeitungstechnologien, um das von dieser Signalform repräsentierte Bitmuster zu bestimmen (die „Maximalwahrscheinlichkeit"). Diese Technologie hat es in Verbindung mit Köpfen des magnetoresistiven Typs („MR") Herstellern gestattet, Datenspeicherdichten weiter zu vergrößern. PRML-Technologie toleriert ferner mehr Rauschen in den gelesenen magnetischen Signalen, wodurch die Verwendung von Platten und Lese-/Schreibköpfen niedrigerer Qualität gestattet wird, so daß Herstellungsausbeuten vergrößert und Kosten verringert werden.

Bei vielen von mehreren Herstellern erhältlichen Laufwerken werden Festplatten in der Regel durch Faktoren wie etwa Kosten/Megabyte der Speicherung, Datentransferrate, Stromanforderungen und Formfaktor (physische Abmessungen) differenziert, wobei der Großteil der Konkurrenz auf Kosten basiert. Da die größte Konkurrenz zwischen Festplattenlaufwerkherstellern auf dem Gebiet der Kosten auftritt, werden verbesserte Festplattenlaufwerkkomponenten benötigt, die sich bei der Vergrößerung des Angebots und bei dem Verringern von Herstellungskosten als kostengünstig erweisen, während gleichzeitig Speicherkapazität, Betriebsgeschwindigkeit, Zuverlässigkeit und Stromeffizienz vergrößert werden.

Das US-Patent mit der Veröffentlichungsnummer 5,956,196 beschreibt einen vorbekannten Lese-/Schreibkanal, der dynamisch für Daten- und Servomodusbetrieb umkonfiguriert wird und ein zeitkontinuierliches Filter verwendet.

KURZFASSUNG

Die vorliegende Erfindung wird durch die folgenden Ansprüche definiert, und nichts in dem vorliegenden Abschnitt sollte als Beschränkung dieser Ansprüche aufgefaßt werden. Als Einführung betreffen die nachfolgend beschriebenen bevorzugten Ausführungsformen ein zeitkontinuierliches Filter eines Lese-/Schreibkanals für ein Festplattenlaufwerk. Das zeitkontinuierliche Filter ist dafür ausgelegt, ein Analogsignal zu empfangen, und enthält einen Eingangsmultiplexer und einen Ausgangsmultiplexer. Der Eingangsmultiplexer empfängt das Analogsignal und sendet das Analogsignal zu einer Lesefilterschaltung, wenn sich das zeitkontinuierliche Filter im Lesemodus befindet, und zu einer Servofilterschaltung, wenn sich das zeitkontinuierliche Filter im Servomodus befindet. Der Ausgangsmultiplexer empfängt ein Lesefilterausgangssignal von der Lesefilterschaltung, wenn sich das zeitkontinuierliche Filter im Lesemodus befindet, und empfängt ein Servorfilterausgangssignal von der Servofilterschaltung, wenn sich das zeitkontinuierliche Filter im Servomodus befindet.

Die bevorzugten Ausführungsformen betreffen ferner ein Verfahren zum Betrieb eines zeitkontinuierlichen Filters eines Lese-/Schreibkanals für ein Festplattenlaufwerk. Das Verfahren umfaßt das Empfangen eines Analogsignals durch einen Eingangsmultiplexer und das Routen des Analogsignals zu einer Lesefilterschaltung, wenn sich das zeitkontinuierliche Filter im Lesemodus befindet, und Routen des Analogsignals zu einer Servofilterschaltung, wenn sich das zeitkontinuierliche Filter im Servomodus befindet, Das Verfahren umfaßt ferner das Filtern des Analogsignals unter Verwendung einer Lesefilterschaltung, wenn sich das zeitkontinuierliche Filter im Lesemodus befindet, und das Filtern des Analogsignals unter Verwendung einer Servofilterschaltung, wenn sich das zeitkontinuierliche Filter im Servomodus befindet. Schließlich umfaßt das Verfahren das Erzeugen eines Lesefilterausgangssignals, wenn sich das zeitkontinuierliche Filter im Lesemodus befindet, und das Erzeugen eines Servofilterausgangssignals, wenn sich das zeitkontinuierliche Filter im Servomodus befindet.

Weitere Aspekte und Vorteile der Erfindung werden nachfolgend in Verbindung mit dem bevorzugten Ausführungsformen besprochen.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

1A zeigt ein Blockschaltbild eines mit einer Host-Einrichtung gekoppelten beispielhaften Festplattenlaufwerks.

1B zeigt ein Blockschaltbild eines Lese-/Schreibkanals zur Verwendung mit dem Festplattenlaufwerk von 1A.

2 zeigt ein Blockschaltbild eines Teils eines Lese-/Schreibkanals gemäß einer bevorzugten Ausführungsform.

3 zeigt ein Blockschaltbild eines zeitkontinuierlichen Filters gemäß einer bevorzugten Ausführungsform.

AUSFÜHRLICHE BESCHREIBUNG DER ZUR ZEIT BEVORZUGTEN AUSFÜHRUNGSFORMEN

Die hier beschriebenen Ausführungsformen betreffen eine auf PRML basierende Lese-/Schreibkanaleinrichtung für Festplattenlaufwerk-Controller. Der Lese-/Schreibkanal ist eine mit den Lese-/Schreibköpfen des Festplattenlaufwerks gekoppelte Einrichtung. Der Ausdruck „gekoppelt mit" ist hierbei als direkt verbunden oder durch eine oder mehrere Zwischenkomponenten indirekt verbunden bedeutend definiert. Solche Zwischenkomponenten können sowohl auf Hardware als auch auf Software basierende Komponenten umfassen. Der Lese-/Schreibkanal setzt binäre/digitale Daten aus der Host-Einrichtung in die elektrischen Impulse um, die den Lese-/Schreibkopf ansteuern, um die Daten magnetisch auf den Laufwerkplatten aufzuzeichnen. Ferner empfängt der Lese-/Schreibkanal die magnetisch von den Lese-/Schreibköpfen gelesene analoge Signalform und setzt diese Signalform wieder in die auf dem Laufwerk gespeicherten binären/digitalen Daten um.

Mit Bezug auf 1A ist ein Blockschaltbild eines mit einer Host-Einrichtung 112 gekoppelten beispielhaften Festplattenlaufwerks 100 gezeigt. Der Klarheit halber sind bestimmte Komponenten, wie etwa die Servo-/Stellgliedmotorregelung, nicht gezeigt. Das Laufwerk 100 enthält die Magnetplatten und den Spindelmotor 102, die Lese-/Schreibköpfe und die Stellgliedbaugruppe 104, Vorverstärker 106, einen Lese-/Schreibkanal 108 und einen Controller 110. Die Vorverstärker 106 sind über Schnittstellen 114, 116 mit dem Lese-/Schreibkanal 108 gekoppelt. Der Controller 110 ist über die Schnittstellen 118, 120 an den Lese-/Schreibkanal 108 angeschaltet.

Für Lesevorgänge von der Festplatte 100 liefert die Host-Einrichtung 112 eine Speicherstellenkennung, die die Speicherstelle der Daten auf dem Laufwerk identifiziert, wie z.B. eine Zylinder- und Sektoradresse. Der Controller 110 empfängt diese Adresse und bestimmt die physische Speicherstelle der Daten auf den Platten 102. Der Controller 110 bewegt dann die Lese-/Schreibköpfe zu der richtigen Position, damit sich die Daten unter den Lese-/Schreibköpfen 104 vorbeidrehen. Während sich die Daten unter dem Lese-/Schreibkopf 104 vorbeidrehen, liest der Lese-/Schreibkopf 104 die Anwesenheit oder Abwesenheit von Flußumkehrungen, wodurch ein Strom analoger Signaldaten erzeugt wird, Diese Daten werden zu den Vorverstärkern 106 geleitet, die das Signal verstärken und es über die Schnittstelle 114 zu dem Lese-/Schreibkanal 108 leiten. Wie später besprochen werden wird, empfängt der Lese-/Schreibkanal die verstärkte analoge Signalform aus den Vorverstärkern 106 und decodiert diese Signalform zu den von ihr repräsentierten digitalen Binärdaten. Diese digitalen Binärdaten werden dann über die Schnittstelle 118 zu dem Controller 110 geleitet. Der Controller 110 schaltet die Festplatte 100 an die Host-Einrichtung 112 an und kann zusätzliche Funktionalität enthalten, wie zum Beispiel Funktionalität der Cache-Speicherung oder Fehlerdetektion/-korrektur, die die Betriebsgeschwindigkeit und/oder Zuverlässigkeit der Festplatte 100 vergrößern soll.

Für Schreiboperationen führt die Host-Einrichtung 112 dem Controller 110 die zu schreibenden binären digitalen Daten und die Speicherstelle, z.B. Zylinder- und Sektoradresse, wohin sie geschrieben werden sollen, zu. Der Controller 110 bewegt die Lese-/Schreibköpfe 104 zu der richtigen Speicherstelle und sendet die zu schreibenden binären digitalen Daten über die Schnittstelle 120 zu dem Lese-/Schreibkanal 108. Der Lese-/Schreibkanal 108 empfängt die binären digitalen Daten, codiert sie und erzeugt Analogsignale, mit denen der Lese-/Schreibkopf 104 angesteuert wird, um den Magnetplatten 102 die richtigen Magnetflußumkehrungen zu verleihen, die die binären digitalen Daten repräsentieren. Die erzeugten Signale werden über die Schnittstelle 116 zur Ansteuerung der Lese-/Schreibköpfe 104 zu den Vorverstärkern 106 geleitet.

Mit Bezug auf 1B ist ein beispielhafter Lese-/Schreibkanal 108, der Codierungstechnologie des Typs Partial Response Maximum Likelihood („PRML") unterstützt, zur Verwendung mit dem Festplattenlaufwerk 100 von 1A gezeigt. Der Klarheit halber wurden bestimmte Komponenten weggelassen. Der Lese-/Schreibkanal 108 wird als eine integrierte Schaltung implementiert, die einen CMOS-Prozeß („Complementary Metal Oxide Semiconductor") mit 0,18 Mikrometer verwendet. Es versteht sich, daß CMOS-Prozesse Prozesse umfassen, die sowohl Metall-Gates als auch Polysilizium-Gates verwenden können. Ferner versteht sich, daß andere Prozeßtechnologien und Strukturelementgrößen verwendet werden können und daß die hier offengelegten Schaltkreise ferner mit anderen Schaltkreisen integriert werden können, die die Festplattenelektronik umfassen, wie zum Beispiel die Festplatten-Controller-Logik. Wie beschrieben wurde, setzt der Lese-/Schreibkanal 108 zwischen binären digitalen Informationen und den den Magnetfluß auf den Platten 102 repräsentierenden Analogsignalen um. Der Lese-/Schreibkanal 108 ist in zwei Hauptteile aufgeteilt, den Leseweg 156 und den Schreibweg 158.

Der Schreibweg 158 enthält einen Parallel-Seriell-Umsetzer 144, einen lauflängenbegrenzten („RLL"-) Codierer 146, einen Paritätscodierer 148, eine Schreibvorkompensationsschaltung 150 und eine Treiberschaltung 152. Der Parallel-Seriell-Umsetzer 144 empfängt Daten über die Schnittstelle 120 von der Host-Einrichtung 112 (acht Bit auf einmal). Der Umsetzer 144 serialisiert die Eingangsdaten und sendet den seriellen Bitstrom zu dem RLL-Codierer 146. Der RLL-Codierer 146 codiert den seriellen Bitstrom zu symbolischen Binärsequenzen gemäß einem bekannten lauflängenbegrenzten Algorithmus zum Aufzeichnen auf den Platten 102. Der beispielhafte RLL-Codierer verwendet einen 32/33-Bit-Symbolcode, um sicherzustellen, daß Flußumkehrungen ordnungsgemäß beabstandet sind und daß keine langen Läufe von Daten ohne Flußumkehrungen aufgezeichnet werden. Die RLL-codierten Die RLL-codierten Daten werden dann zu dem Paritätscodierer 148 geleitet, der ein Paritätsbit zu den Daten hinzufügt. Bei dem beispielhaften Paritätscodierer 148 wird ungerade Parität verwendet, um sicherzustellen, daß nicht aufgrund der magnetischen Eigenschaften solcher aufgezeichneten Daten lange Läufe von 0en und 1en aufgezeichnet werden. Die paritätscodierten Daten werden danach nicht als Digitalsignal, sondern als ein Analogsignal behandelt. Das Analogsignal wird zu einer Schreibvorkompensationsschaltung 150 geleitet, die die Impulsbreiten des Bitstroms dynamisch justiert, um magnetische Verzerrungen in dem Aufzeichnungsprozeß zu berücksichtigen. Das justierte Analogsignal wird zu einer Treiberschaltung 152 geleitet, die das Signal über die Schnittstelle 116 zu den Vorverstärkern 106 sendet, um die Lese-/Schreibköpfe 104 anzusteuern und die Daten aufzuzeichnen. Die beispielhafte Treiberschaltung 152 enthält eine Treiberschaltung mit pseudoemittergekoppelter Logik („PECL"), die ein Differenzausgangssignal für die Vorverstärker 106 erzeugt.

Der Lesekanal 156 enthält eine Dämpfungsschaltung bzw. einen Eingangswiderstand 122, einen variablen Verstärker („VGA") 124, einen magnetoresistiven Asymmetrie-Linearisierer („MRA") 126, ein zeitkontinuierliches Filter („CTF") 128, einen Puffer 130, einen Analog/Digital-Umsetzer („ADC") 132, ein nichtrekursives („FIR"-)Filter 134, eine Schaltung 136 für interpolierte Zeitsteuerungs-Wiederherstellung („ITR"), einen Viterbi-Algorithmus-Detektor 138, einen Paritätsdecoder 140 und einen lauflängenbegrenzten („RLL"-)Decoder 142. Die durch den Lese-/Schreibkopf 104 aus den Platten 102 gelesenen verstärkten magnetischen Signale werden über die Schnittstelle 114 durch den Lese-/Schreibkanal 108 empfangen. Die Analogsignal-Signalform, die die gelesenen magnetischen Signale repräsentiert, wird zuerst durch einen Eingangswiderstand 122 geleitet, der ein Schaltnetzwerk ist, um das Signal zu dämpfen und einen etwaigen Eingangswiderstand zu berücksichtigen. Das gedämpfte Signal wird dann zu einem VGA 124 geleitet, der das Signal verstärkt. Das verstärkte Signal wird dann zu dem MRA 126 geleitet, der das Signal in bezug auf etwaige durch den Aufzeichnungsprozeß erzeugte Verzerrungen justiert. Im wesentlichen führt der MRA 126 die entgegengesetzte Funktion der Schreibvorkompensationsschaltung 150 in dem Schreibkanal 158 durch. Als nächstes wird das Signal durch das CTF 128 geleitet, das im wesentlichen ein Tiefpaßfilter ist, um Rauschen herauszufiltern. Das gefilterte Signal wird dann über den Puffer 130 zu dem ADC 132 geleitet, der das Analogsignal abtastet und es in eine digitale Form umsetzt. Das Digitalsignal wird dann zu einem FIR-Filter 134 und dann zu einer Zeitsteuerungs-Wiederherstellungsschaltung 136 geleitet. Die Zeitsteuerungs-Wiederherstellungsschaltung 136 ist (in der Figur nicht gezeigt) in einer Rückkopplungsorientierung mit dem FIR-Filter 134, dem MRA 126 und dem VGA 124 verbunden, um diese Schaltungen abhängig von den empfangenen Signalen zu justieren, um Zeitsteuerungs-Kompensation bereitzustellen. Das beispielhafte FIR-Filter 134 ist ein FIR-Filter mit zehn Abgriffen. Das Digitalsignal wird dann zu dem Viterbi-Algorithmus-Detektor 138 geleitet, der unter Verwendung von digitalen Signalverarbeitungstechniken das von dem Digitalsignal repräsentierte binäre Bitmuster bestimmt. Der beispielhafte Viterbi-Algorithmus-Detektor 138 verwendet einen Viterbi-Prozessor mit 32 Zuständen. Die durch das Digitalsignal repräsentierten binären Daten werden dann zu dem Paritätsdecoder 140 geleitet, der das Paritätsbit entfernt, und dann zu dem RLL-Decoder 142, der die binären RLL-Codierungssymbole wieder zu den tatsächlichen, von ihnen repräsentierten Binärdaten decodiert. Diese Daten werden dann über die Schnittstelle 118 zu dem Controller 110 geleitet.

Der Lese-/Schreibkanal 108 enthält ferner einen Taktsynthesizer 154. Der Taktsynthesizer 154 erzeugt die zum Betrieb des Lese-/Schreibkanals 108 erforderlichen Taktsignale. Der beispielhafte Taktsynthesizer 154 enthält einen (nicht gezeigten) Phasenregelkreis („PLL") mit einem spannungsgesteuerten Oszillator und verschiedene Taktteiler zur Erzeugung der notwendigen Frequenzen.

Der Lese-/Schreibkanal 108 der Festplatte 100 und genauer gesagt das zeitkontinuierliche Filter 128 arbeitet in zwei verschiedenen Betriebsarten: einem Lesemodus und einem Servomodus. Der Controller 110 sendet ein Lese-Gate-Signal 216 und ein Servo-Gate-Signal 218 über die Schnittstelle 120 zu dem zeitkontinuierlichen Filter 128, wie in 1A und 2 dargestellt. Das Lese-Gate-Signal 216 weist das zeitkontinuierliche Filter 128 an, in den Lesemodus überzugehen, während das Servo-Gate-Signal 218 das zeitkontinuierliche Filter 128 anweist, in den Servomodus überzugehen.

Während des Lesemodus liest die Festplatte 100 auf den Magnetplatten 102 gespeicherte Daten. Während des Servomodus versucht die Festplatte 100, die Absolutposition des Lese-/Schreibkopfs 104 unter Verwendung von sich auf den Magnetplatten 102 befindenden Servo-Keilen herauszufinden. Im Servomodus stellt die Festplatte 100 sicher, daß keine Fehlausrichtung des Lese-/Schreibkopfs 104 besteht. In der Regel alterniert das zeitkontinuierliche Filter 128 zwischen dem Lesemodus und dem Servomodus. Die erforderliche Zeit zum Alternieren zwischen dem Lesemodus und dem Servomodus wird hier als Umschaltzeit bezeichnet. Die Umschaltzeit setzt der Größe einer sich auf den Magnetplatten 102 zwischen einem Lese-Gate und einem Servo-Gate oder zwischen dem Servo-Gate und dem Lese-Gate befindlichen Lücke fest. Diese Lücke entspricht verschwendeten Byte des Platzes auf der Magnetplatte 102 des Festplattenlaufwerks 100. Zusätzlich enthält das zeitkontinuierliche Filter 128 Filterschaltkreise, die kalibriert werden müssen, bevor der Betrieb des zeitkontinuierlichen Filters 128 beginnen kann. Die erforderliche Zeit zum Kalibrieren der Filterschaltkreise kann die Umschaltzeit vergrößern und somit die Größe der Lücke vergrößern.

Gemäß einer bevorzugten Ausführungsform enthält das zeitkontinuierliche Filter 128 eine separate Lesefilterschaltung 254 und eine separate Servofilterschaltung 256, um die Umschaltzeit zu reduzieren, wie in 2 dargestellt. Durch Bereitstellung einer separaten Lesefilterschaltung 254 und einer separaten Servofilterschaltung 256 kann das zeitkontinuierliche Filter 128 die Lesefilterschaltung 254 kalibrieren, während die Servofilterschaltung 256 in Betrieb ist, und umgekehrt kann das zeitkontinuierliche Filter 128 auch die Servofilterschaltung 256 kalibrieren, während die Lesefilterschaltung 254 in Betrieb ist, wodurch eine Reduktion der Zeitdauer ermöglicht wird, die erforderlich ist, um vom Lesemodus in den Servomodus und von dem Servomodus wieder zurück in den Lesemodus umzuschalten. Durch Verringern der Umschaltzeit kann außerdem die Grenze bezüglich der Größe der Lücke zwischen dem Lese-Gate und dem Servo-Gate oder zwischen dem Servo-Gate und dem Lese-Gate verringert werden. Bei einer bevorzugten Ausführungsform wird die Grenze bezüglich der Größe der Lücke von 8 Bit auf weniger als 2 Byte und besonders bevorzugt auf weniger als 1 Byte reduziert.

Mit Bezug auf 2 enthält das zeitkontinuierliche Filter 128 auch einen Eingangsmultiplexer 220 und einen Ausgangsmultiplexer 222. Der Eingangsmultiplexer 220 empfängt ein Analogsignal 215, von dem MRA 126 und sendet das Analogsignal 215 abhängig davon, ob sich das zeitkontinuierliche Filter 128 im Lesemodus oder im Servomodus befindet, entweder zu der Lesefilterschaltung 254 oder zu der Servofilterschaltung 256. Genauer gesagt befindet sich das zeitkontinuierliche Filter 128 im Lesemodus, wenn der Controller 110 ein Lese-Gate-Signal 216 durch die Schnittstelle 120 zu dem zeitkontinuierlichen Filter 128 sendet. Wenn der Controller 110 ein Servo-Gate-Signal 218 durch die Schnittstelle 120 zu dem zeitkontinuierlichen Filter 128 sendet, befindet sich das zeitkontinuierliche Filter 128 im Servomodus. Wenn sich das zeitkontinuierliche Filter 128 im Lesemodus befindet, empfängt der Eingangsmultiplexer 220 auch das Lese-Gate-Signal 216. Nach dem Empfang des Lese-Gate-Signals 216, das heißt, wenn sich das Lese-Gate-Signal 216 auf high befindet, wird ein Gatter 217 in dem Eingangsmultiplexer 220 eingeschaltet, und das Analogsignal 215 wird zu der Lesefilterschaltung 254 und genauer gesagt zur Verarbeitung zu einem Lesefilter 224 gelenkt. Nach der Verarbeitung des Analogsignals 215 erzeugt das Lesefilter 224 ein Lesefilterausgangssignal 225, das dann zu dem Ausgangsmultiplexer 222 weitergeleitet wird. Der Ausgangsmultiplexer 222 empfängt auch einen Teil des Lese-Gate-Signals 216. Nach dem Empfang des Lese-Gate-Signals 216 wird das Gatter 221 in dem Ausgangsmultiplexer 222 eingeschaltet, und das Lesefilterausgangssignal 225 wird wie in 2 und 3 dargestellt zu dem Puffer 130 geleitet.

Wenn sich das zeitkontinuierliche Filter 128 im Servomodus befindet, empfängt der Eingangsmultiplexer 220 auch das Servo-Gate-Signal 218. Nach dem Empfang des Servo-Gate-Signals 218, das heißt, wenn das Servo-Gate-Signal 218 auf high ist, wird ein Gatter 219 in dem Eingangsmultiplexer 220 eingeschaltet, und das Analogsignal 215 wird zu der Servofilterschaltung 256 und genauer gesagt zur Verarbeitung zu einem Servofilter 226 umgeleitet. Nach der Verarbeitung des Analogsignals 215 erzeugt das Servofilter 224 ein Servofilterausgangssignal 227, das dann zu dem Ausgangsmultiplexer 222 weitergeleitet wird. Der Ausgangsmultiplexer 222 empfängt auch einen Teil des Servo-Gate-Signals 218. Nach dem Empfang des Servo-Gate-Signals 218 wird ein Gatter 223 in dem Ausgangsmultiplexer 222 eingeschaltet, und das Servofilterausgangssignal 227 wird wie in 2 und 3 dargestellt zu dem Puffer 130 gelenkt.

Bei einer bevorzugten Ausführungsform empfängt der Eingangsmultiplexer 220 das Analogsignal 215 von einem Stammknoten 154. Der Stammknoten 154 ist mit einem Offsetkorrektur-DAC (ODAC) 160 verbunden. Der ODAC 160 führt ein analoges Offset ein, das zu einer durch eine DC-Restore-Schleife gesteuerten digitalen Eingabe proportional ist. Die DC-Restore-Schleife entscheidet auf der Basis der Ausgabe des ADC 132, ob der Offsetwert des durch den ODAC 160 eingeführten analogen Offset vergrößert oder reduziert werden muß. Das Ziel der DC-Restore-Schleife ist das Entfernen jeglichen effektiven Offsets in dem analogen Signalweg. In der vorliegenden Definition ist der analoge Signalweg der Signalweg, der mit dem Signaleingang des VGA 124 beginnt und mit dem ADC 132 endet. Die DC-Restore-Schleife vergrößert oder reduziert den Wert des analogen Offset, das durch den ODAC 160 eingeführt wird, indem ein Offset zu dem Analogsignal am Ausgang des MRA 126 hinzugefügt wird. Vorzugsweise besitzt das von dem ODAC 160 eingeführte analoge Offset genau denselben Absolutwert wie das effektive Offset in dem Analogsignalweg. Das Vorzeichen des durch den ODAC 160 eingeführten analogen Offset ist jedoch dem Vorzeichen des effektiven Offset in dem Analogsignalweg entgegengesetzt. Auf diese Weise hebt die DC-Restore-Schleife das effektive Offset in dem Analogsignalweg auf.

Das zeitkontinuierliche Filter 128 empfängt außerdem ein Lese-/Schreibtaktsignal 206 und ein Servotaktsignal 202, wie in 2 dargestellt. Ein Lese-/Schreibtaktgenerator 204 erzeugt das Lese-/Schreibtaktsignal 206, und ein Servotaktgenerator 200 erzeugt das Servotaktsignal 202, wie in 2 dargestellt. Das Lese-/Schreibtaktsignal 206 und das Servotaktsignal 202 werden nicht nur zu dem zeitkontinuierlichen Filter 128 gesendet, sondern auch zu einem Taktmultiplexer 208. Der Taktmultiplexer 208 erlaubt es dann abhängig davon, ob sich der Lese-/Schreibkanal 108 im Lesemodus oder im Servomodus befindet, entweder dem Lese-/Schreibtaktsignal 206 oder dem Servotaktsignal 202, durch den Taktmultiplexer 208 hindurch und sowohl zu dem ADC 132 und einem View-DAC 212 geleitet zu werden, wie in 2 dargestellt. Der View-DAC 212 empfängt außerdem 1-Bit-View-DAC-Daten von einem anderen Teil des Lese-/Schreibkanals 108 und erzeugt ein View-DAC-Ausgangssignal 214. Nunmehr mit Bezug auf 3 ist ein beispielhaftes Schaltbild des zeitkontinuierlichen Filters 128 gezeigt, das eine separate Lesefilterschaltung 254 und eine Servofilterschaltung 256 zur Verwendung mit dem Festplattenlaufwerk 100 von 1A unterstützt. Der Klarheit halber wurden bestimmte Komponenten weggelassen. Die Lesefilterschaltung 254 enthält einen Teiler 228, ein Widerstands-Kondensator-(RC-)Filter 230, einen Begrenzer 232, einen Pegelumsetzer 234, einen Inverter 236, ein NMOS-Bauelement 237, einen Phasendetektor 238, eine Ladungspumpe 244, ein Schleifenfilter 246 und ein Lesefilter (RCTF) 224.

Der Teiler 228, das RC-Filter 230, der Begrenzer 232, der Pegelumsetzer 234, der Inverter 236 und das NMOS-Bauelement 237 bilden eine Kalibrationssignalgeneratorschaltung, die dafür ausgelegt ist, ein Kalibrationssignal 241 zu erzeugen, mit dem das Lesefilter 224 kalibriert wird. Der Teiler 228 empfängt das Lese-/Schreibtaktsignal 206, das eine festgesetzte Frequenz aufweist, von dem Lese-/Schreibtaktgenerator 204. Obwohl bei dieser Ausführungsform der Teiler 228 das Lese-/Schreibtaktsignal 206 empfängt, kann der Teiler 228 ein von einem alternierenden Taktgenerator erzeugtes Taktsignal empfangen. Der Teiler 228 teilt die Frequenz des Lese-/Schreibtaktsignals 206 durch ein festes Vielfaches, um ein geteiltes Signal 229 zu erzeugen. Also kann zum Beispiel der Teiler 228 ein Lese-/Schreibtaktsignal 206 mit einer Frequenz von 800 MHz empfangen und dieses Signal durch 4 teilen, um ein geteiltes Signal 229 mit einer Frequenz von 200 MHz zu produzieren. Der Teiler 228 sendet das geteilte Signal 229 zu dem RC-Filter 230, das die Anstiegs- und Abfallzeit des geteilten Signals 229 verlangsamt, so daß das geteilte Signal 229 „weicher" aussieht. Das RC-Filter 230 sendet das resultierende Signal dann zu dem Begrenzer 232, der dann die Stärke des Signals reduziert, indem im wesentlichen die Spannung des Signals reduziert wird, um ein spannungsbegrenztes Signal 233zu produzieren. Das spannungsbegrenzte Signal 233 wird dann zu dem Pegelumsetzer 234 gesendet, der den Wert des spannungsbegrenzten Signals 233 versetzt, indem ein fester Spannungsbetrag zu dem Spannungsbegrenzungssignal 233 addiert bzw. von diesem subtrahiert wird, wodurch ein Kalibrationssignal 241 erzeugt wird. Das Kalibrationssignal 241 wird zu dem NMOS-Bauelement 237 gesendet. Zusätzlich empfängt der Inverter 236 das Lese-Gate-Signal 216. Der Inverter 236 invertiert das Lese-Gate-Signal 216 und erzeugt ein invertiertes Signal 239. Das invertierte Signal 239 wird dann zu dem NMOS-Bauelement 237 und der Ladungspumpe 244 gesendet.

Das NMOS-Bauelement 237 besitzt ein Gate, das durch das invertierte Signal 239 gesteuert wird. Zum Beispiel ist bei einer bevorzugten Ausführungsform, wenn der Wert des Lese-Gate-Signals 216 high ist, der Wert des invertierten Signals 239 low, und deshalb wird das Gate in dem NMOS-Bauelement 237 ausgeschaltet und das NMOS-Bauelement 237 läßt das Kalibrationssignal 241 nicht zu dem Phasendetektor 238 und dem Lesefilter 224 durch. Wenn zusätzlich der Wert des Lese-Gate-Signals 216 high ist, ist der Wert des invertierten Signals 239 low, und deshalb wird die Ladungspumpe 244 gesperrt, so daß ungeachtet der Ausgaben des Phasendetektors 238 die Ladungspumpe 244 keinen Ausgangsstrom erzeugt. Wenn der Wert des Lese-Gate-Signals 216 jedoch low ist, ist der Wert des invertierten Signals 239 high, und deshalb wird das Gate in dem NMOS-Bauelement 237 eingeschaltet und das NMOS-Bauelement 237 läßt das Kalibrationssignal 241 zu dem Phasendetektor 238 und dem Lesefilter 224 durch. Wenn zusätzlich der Wert des Lese-Gate-Signals low ist, ist der Wert des invertierten Signals 239 high, und die Ladungspumpe 244 wird freigegeben und kann deshalb abhängig von den Ausgangswerten des Phasendetektors 238 positive und negative Ausgangsströme erzeugen. Obwohl bei der oben beschriebenen Ausführungsform das NMOS-Bauelement 237 verwendet wird, um zu steuern, ob das Kalibrationssignal 241 zu dem Phasendetektor 238 und dem Lesefilter 224 durchgelassen wird oder nicht, können andere Fachleuten bekannte Bauelemente verwendet werden.

Das Kalibrationssignal 241 wurde erzeugt, um das Lesefilter 224 zu kalibrieren. Wenn das Lese-Gate-Signal 216 low ist, schaltet sich das Gate in dem NMOS-Bauelement 237 ein und läßt das Kalibrationssignal 241 zu dem Phasendetektor 238 und dem Lesefilter 224 durch. Wenn zusätzlich das Lese-Gate-Signal 216 low ist, das heißt, wenn das Lese-Gate-Signal 216 nicht empfangen wird, wird das Gate 217 des Eingangsmultiplexers 220 ausgeschaltet und läßt das Analogsignal 215 nicht zu dem Lesefilter 224 durch. Wenn das Lese-Gate-Signal 216 jedoch high ist, schaltet sich das Gate in dem NMOS-Bauelement 237 aus und läßt das Kalibrationssignal 241 nicht zu dem Phasendetektor 238 und dem Lesefilter 224 durch. Wenn zusätzlich das Lese-Gate-Signal 216 high ist, wird das Gate 217 des Eingangsmultiplexers 220 eingeschaltet und läßt das Analogsignal 215 zu dem Lesefilter 224 durch. Auf diese Weise wird das Lesefilter 224 kalibriert, wenn das Lese-Gate-Signal 216 low ist, und wenn das Lese-Gate-Signal 216 high ist, empfängt und filtert das Lesefilter 224 sofort das Analogsignal 215, ohne warten zu müssen. Indem man das Lesefilter 224 das Analogsignal sofort empfangen und filtern läßt, ohne warten zu müssen, wird die Umschaltzeit für das zeitkontinuierliche Filter 128 verringert.

Der Phasendetektor 238, die Ladungspumpe 244 und das Schleifenfilter 246 bilden eine Lesefilter-Kalibrationsschaltung. Das Ziel der Lesefilter-Kalibrationsschaltung ist das Kalibrieren und Abstimmen der Grenzfrequenz des Lesefilters 224 auf einen Wert, der mit dem Wert des Lese-/Schreibtaktsignals 206 zusammenhängt. Dies geschieht dergestalt, daß das in das Lesefilter 224 eingegebene Kalibrationssignal 241 und das von dem Lesefilter 224 ausgegebene Signal, ein Lesefilter-Ausgangssignal 225, dieselbe Phase aufweisen. Wenn das Lese-Gate-Signal 216 ein low-Signal ist, wird das Kalibrationssignal 241 durch das NMOS-Bauelement 237 durchgeleitet und tritt in den Phasendetektor 238 und das Lesefilter 224 ein, wie in 3 dargestellt. Der Phasendetektor 238 empfängt das Kalibrationssignal 241 und vergleicht die Phase des Kalibrationssignals 241 mit der Phase des Lesefilter-Ausgangssignals 225. Das Lesefilter-Ausgangssignal 225 ist das Signal, das von dem Lesefilter 224 erzeugt und ausgegeben wird. Bei einer bevorzugten Ausführungsform enthält die Lesefilter-Kalibrationsschaltung auch einen Phasenschieber 250. Bei dieser Ausführungsform tritt das Lesefilter-Ausgangssignal 225 in den Phasenschieber 250 ein, der die Phase des Lesefilter-Ausgangssignals 225 um einen nominalen Betrag verschiebt und das phasenverschobene Lesefilter-Ausgangssignal 225 dann zu dem Phasendetektor 238 sendet.

Nach dem Vergleichen der Phase des Kalibrationssignals 241 mit der Phase des Lesefilter-Ausgangssignals 225 erzeugt der Phasendetektor 238 entweder ein Aufwärtssignal 240 oder ein Abwärtssignal 242, wenn die Phasen des Kalibrationssignals 241 und des Lesefilter-Ausgangssignals 225 nicht gleich sind. Das von dem Phasendetektor 238 ausgegebene Signal tritt dann in die Ladungspumpe 244 ein. Die Ladungspumpe 244 erzeugt abhängig von dem Wert des Aufwärtssignals 240 und des Abwärtssignals 242, das von dem Phasendetektor 238 ausgegeben wird, positiven oder negativen Ausgangsstrom. In Kombination mit dem Schleifenfilter 246 erzeugt die Ladungspumpe 244 eine Leseabstimmspannung 248, mit der dann die Grenzfrequenz des Lesefilters 224 vergrößert oder verkleinert wird, bis die Phase des in das Lesefilter 224 eintretenden Analogsignals 215 und die Phase des Lesefilter-Ausgangssignals 225 gleich sind.

Nachdem das Lesefilter 224 kalibriert ist, ist das Lesefilter 224 bereit zum Filtern des in das Lesefilter 224 eintretenden Analogsignals 215. Das Lesefilter 224 enthält eine frequenzabhängige Übertragungsfunktion, die dann das Analogsignal 215 filtert und modifiziert, indem Teile des Analogsignals 215 abhängig von der Frequenz des Analogsignals 215 entweder verstärkt oder gedämpft werden. Folglich erzeugt das Lesefilter 224 das Lesefilter-Ausgangssignal 225 wie in 3 dargestellt. Das Lesefilter-Ausgangssignal 225 wird dann zu dem Ausgangsmultiplexer 222 gesendet, der abhängig von dem Wert des Lese-Gate-Signals 216 das Lesefilter-Ausgangssignal 225 entweder durch den Ausgangsmultiplexer 222 und weiter zu dem Puffer 130 durchläßt oder verhindert, daß das Lesefilter-Ausgangssignal 225 durch den Ausgangsmultiplexer 222 geleitet wird.

Die Servofilterschaltung 256 enthält einen Teiler 328, ein Widerstands-Kondensator-(RC)-Filter 330, einen Begrenzer 332, einen Pegelumsetzer 334, einen Inverter 336, ein NMOS-Bauelement 337, einen Phasendetektor 338, eine Ladungspumpe 344, ein Schleifenfilter 346 und ein Servofilter (SCTF) 226. Der Teiler 328, das RC-Filter 330, der Begrenzer 332, der Pegelumsetzer 334, der Inverter 336 und das NMOS-Bauelement 337 bilden eine Kalibrationssignalgeneratorschaltung, die dafür ausgelegt ist, ein Kalibrationssignal 341 zu erzeugen, mit dem das Servofilter 226 kalibriert wird. Der Teiler 328 empfängt das Servotaktsignal 202, das eine festgesetzte Frequenz aufweist, aus dem Servotaktgenerator 200. Obwohl bei dieser Ausführungsform der Teiler 328 das Servotaktsignal 202 empfängt, kann der Teiler 328 ein durch einen alternierenden Taktgenerator erzeugtes Taktsignal empfangen. Der Teiler 328 teilt die Frequenz des Servotaktsignals 202 durch ein festes Vielfaches, um ein geteiltes Signal 329 zu erzeugen. Der Teiler 328 sendet das geteilte Signal 329 zu dem RC-Filter 330, das die Anstiegs- und Abfallzeit des geteilten Signals 329 verlangsamt, damit das geteilte Signal 329 „weicher" aussieht. Das RC-Filter 330 sendet das resultierende Signal dann zu dem Begrenzer 332, der die Stärke des Signals im wesentlichen durch Verringern der Spannung des Signals verringert, um ein spannungsbegrenztes Signal 333 zu produzieren. Das spannungsbegrenzte Signal 333 wird dann zu dem Pegelumsetzer 334 gesendet, der den Wert des spannungsbegrenzten Signals 333 versetzt, indem ein fester Spannungsbetrag zu dem spannungsbegrenzten Signal 333 addiert bzw. von diesem subtrahiert wird, wodurch ein Kalibrationssignal 341 erzeugt wird. Das Kalibrationssignal 341 wird zu dem NMOS-Bauelement 337 gesendet. Zusätzlich empfängt der Inverter 336 das Servo-Gate-Signal 218. Der Inverter 336 invertiert das Servo-Gate-Signal 218 und erzeugt ein invertiertes Signal 339. Das invertierte Signal 339 wird dann zu dem NMOS-Bauelement 337 und der Ladungspumpe 344 gesendet.

Das NMOS-Bauelement 337 besitzt ein Gate, das durch das invertierte Signal 339 gesteuert wird. Zum Beispiel ist bei einer bevorzugten Ausführungsform, wenn der Wert des Servo-Gate-Signals 218 high ist, der Wert des invertierten Signals 339 low, und deshalb wird das Gate in dem NMOS-Bauelement 337 ausgeschaltet und das NMOS-Bauelement 337 läßt das Kalibrationssignal 341 nicht zu dem Phasendetektor 338 und dem Servofilter 226 durch. Wenn zusätzlich der Wert des Servo-Gate-Signals 218 high ist, ist der Wert des invertierten Signals 339 low, und deshalb ist die Ladungspumpe 344 gesperrt, so daß ungeachtet der Ausgaben des Phasendetektors 338 die Ladungspumpe 344 keinen Ausgangsstrom erzeugt. Wenn der Wert des Servo-Gate-Signals 218 jedoch low ist, ist der Wert des invertierten Signals 339 high, und deshalb wird das Gate in dem NMOS-Bauelement 337 eingeschaltet, und das NMOS-Bauelement 337 läßt das Kalibrationssignal 341 zu dem Phasendetektor 338 und dem Servofilter 226 durch. Wenn zusätzlich der Wert des Servo-Gate-Signals 218 low ist, ist der Wert des invertierten Signals 339 high, und die Ladungspumpe 344 wird freigegeben und kann deshalb abhängig von den Ausgangswerten des Phasendetektors 338 positive und negative Ausgangsströme erzeugen. Obwohl bei der oben beschriebenen Ausführungsform das NMOS-Bauelement 337 verwendet wird, um zu steuern, ob das Kalibrationssignal 341 zu dem Phasendetektor 338 und dem Servofilter 226 durchgelassen wird, können andere Fachleuten bekannte Bauelemente verwendet werden.

Das Kalibrationssignal 341 wurde erzeugt, um das Servofilter 226 zu kalibrieren. Wenn das Servo-Gate-Signal 218 low ist, schaltet sich das Gatter in dem NMOS-Bauelement 337 ein und läßt das Kalibrationssignal 341 zu dem Phasendetektor 338 und dem Servofilter 226 durch. Wenn zusätzlich das Servo-Gate-Signal 218 low ist, das heißt, das Servo-Gate-Signal 218 nicht empfangen wird, wird das Gatter 219 in dem Eingangsmultiplexer 220 ausgeschaltet und läßt das Analogsignal 215 nicht zu dem Servofilter 226 durch. Wenn das Servo-Gate-Signal 218 jedoch high ist, schaltet sich das Gatter in dem NMOS-Bauelement 337 aus und läßt das Kalibrationssignal 341 nicht zu dem Phasendetektor 338 und dem Servofilter 226 durch. Wenn zusätzlich das Servo-Gate-Signal 218 high ist, wird das Gatter 219 in dem Eingangsmultiplexer 220 eingeschaltet und läßt das Analogsignal 215 zu dem Servofilter 226 durch. Auf diese Weise wird das Servofilter 226 kalibriert, wenn das Servo-Gate-Signal 218 low ist, und wenn das Servo-Gate-Signal 218 high ist, empfängt und filtert das Servofilter 226 sofort das Analogsignal 215, ohne warten zu müssen. Indem es dem Servofilter 226 ermöglicht wird, das Analogsignal 215 sofort zu empfangen und zu filtern, ohne warten zu müssen, wird die Umschaltzeit für das zeitkontinuierliche Filter 128 verringert.

Der Phasendetektor 338, die Ladungspumpe 344 und das Schleifenfilter 346 bilden eine Servofilter-Kalibrationsschaltung. Das Ziel der Servofilter-Kalibrationsschaltung ist das Kalibrieren und Abstimmen der Grenzfrequenz des Servofilters 226 auf einen Wert, der mit dem Wert des Lese-/Schreibtaktsignals 206 zusammenhängt. Dies geschieht dergestalt, daß das in das Servofilter 226 eingegebene Kalibrationssignal 341 und das von dem Servofilter 226 ausgegebene Signal, ein Servo-Ausgangssignal 227, dieselbe Phase aufweisen. Wenn das Servo-Gate-Signal 218 ein low-Signal ist, wird das Kalibrationssignal 341 zu dem NMOS-Bauelement 337 durchgeleitet und tritt in den Phasendetektor 338 und in das Servofilter 226 wie in 3 gezeigt ein. Der Phasendetektor 338 empfängt das Kalibrationssignal 341 und vergleicht die Phase des Kalibrationssignals 341 mit der Phase des Servofilter-Ausgangssignals 227. Das Servofilter-Ausgangssignal 227 ist das Signal, das von dem Servofilter 226 erzeugt und ausgegeben wird. Bei einer bevorzugten Ausführungsform enthält die Servofilter-Kalibrationsschaltung auch einen Phasenschieber 350. Bei dieser Ausführungsform tritt das Servofilter-Ausgangssignal 227 in den Phasenschieber 350 ein, der die Phase des Servofilter-Ausgangssignals 227 um einen nominalen Betrag verschiebt und das phasenverschobene Servofilter-Ausgangssignal 227 dann zu dem Phasendetektor 338 sendet.

Nach dem Vergleich der Phase des Kalibrationssignals 341 mit der Phase des Servofilter-Ausgangssignals 227 erzeugt der Phasendetektor 338 entweder ein Aufwärtssignals 340 oder ein Abwärtssignal 342, wenn die Phasen des Kalibrationssignals 341 und des Servofilter-Ausgangssignals 227 nicht gleich sind. Das von dem Phasendetektor 338 ausgegebene Signal tritt dann in die Ladungspumpe 344 ein. Die Ladungspumpe 344 erzeugt abhängig von dem Wert des Aufwärtssignals 340 und des Abwärtssignals 342, das von dem Phasendetektor 338 ausgegeben wird, positiven oder negativen Ausgangsstrom. In Kombination mit dem Schleifenfilter 346 erzeugt die Ladungspumpe 344 eine Servoabstimmspannung 252, mit der die Grenzfrequenz des Servofilters 226 vergrößert oder verkleinert wird, bis die Phase des in das Servofilter 226 eintretenden Analogsignals 215 und die Phase des Servofilter-Ausgangssignals 227 gleich sind. Nachdem das Servofilter 226 kalibriert ist, ist das Servofilter 226 bereit zum Filtern des in das Servofilter 226 eintretenden Analogsignals 215. Das Servofilter 226 enthält eine frequenzabhängige Übertragungsfunktion, die dann das Analogsignal 215 filtert und modifiziert, indem Teile des Analogsignals 215 abhängig von der Frequenz des Analogsignals 215 entweder verstärkt oder gedämpft werden. Folglich erzeugt das Servofilter 226 das Servofilter-Ausgangssignal 227 wie in 3 dargestellt. Das Servofilter-Ausgangssignal 227 wird dann zu dem Ausgangsmultiplexer 222 gesendet, der abhängig von dem Wert des Servo-Gate-Signals 218 das Servofilter-Ausgangssignal 227 entweder durch den Ausgangsmultiplexer 222 und zu dem Puffer 130 durchläßt oder verhindert, daß das Servofilter-Ausgangssignal 227 durch den Ausgangsmultiplexer 222 durchgelassen wird.

Es wird angemerkt, daß geeignete Transistorgrößen, die Verhältnisse von Kanalbreite zu -länge (in Mikrometern gemessen) für die Transistoren spezifizieren, aus denen die abgebildeten Schaltungen bestehen, aus den Figuren weggelassen wurden. Es versteht sich, daß abhängig von den Entwurfsanforderungen und den Fähigkeiten und Begrenzungen des konkreten zur Implementierung der Schaltung verwendeten Prozesses zur Herstellung integrierter Schaltungen sowie von den Leistungsanforderungen der spezifischen Ausführungsform geeignete Verhältnisse gewählt werden können.

Gemäß der Erfindung wurden somit ein Verfahren und eine Vorrichtung zum Betrieb eines zeitkontinuierlichen Filters eines Lese-/Schreibkanals für ein Festplattenlaufwerk offengelegt, die die oben dargelegten Vorteile vollständig bereitstellen. Obwohl die Erfindung mit Bezug auf spezifische Ausführungsbeispiele beschrieben und dargestellt wurde, ist nicht beabsichtigt, daß die Erfindung auf diese Ausführungsbeispiele beschränkt wird. Für Fachleute ist erkennbar, daß Abwandlungen und Modifikationen vorgenommen werden können, ohne von der Erfindung abzuweichen. Es ist deshalb beabsichtigt, in die Erfindung alle solchen Abwandlungen und Modifikationen, die in den Schutzumfang der angefügten Ansprüche fallen, einzuschließen.


Anspruch[de]
Lese-/Schreibkanal für ein Festplattenlaufwerk mit einem zeitkontinuierlichen Filter, wobei das zeitkontinuierliche Filter dafür ausgelegt ist, ein Analogsignal zu empfangen, wobei das zeitkontinuierliche Filter folgendes umfaßt:

eine Lesefilterschaltung, die dafür ausgelegt ist, das Analogsignal zu filtern, wenn sich das zeitkontinuierliche Filter im Lesemodus befindet, und ein Lesefilter-Ausgangssignal zu erzeugen;

eine Servofilterschaltung, die dafür ausgelegt ist, das Analogsignal zu filtern, wenn sich das zeitkontinuierliche Filter im Servomodus befindet, und ein Servofilter-Ausgangssignal zu erzeugen;

einen Eingangsmultiplexer, wobei der Eingangsmultiplexer dafür ausgelegt ist, das Analogsignal zu empfangen und das Analogsignal zu der Lesefilterschaltung zu senden, wenn sich das zeitkontinuierliche Filter im Lesemodus befindet, und zu der Servofilterschaltung, wenn sich das zeitkontinuierliche Filter im Servomodus befindet; und

einen Ausgangsmultiplexer, wobei der Ausgangsmultiplexer dafür ausgelegt ist, das Lesefilter-Ausgangssignal zu empfangen und zu senden, wenn sich das zeitkontinuierliche Filter im Lesemodus befindet, und das Servofilter-Ausgangssignal zu empfangen und zu senden, wenn sich das zeitkontinuierliche Filter im Servomodus befindet,

wobei die Lesefilterschaltung eine Kalibrationssignalgeneratorschaltung, eine Lesefilterkalibrationsschaltung und ein Lesefilter umfaßt;

wobei die Servofilterschaltung eine Kalibrationssignalgeneratorschaltung, eine Servofilterkalibrationsschaltung und ein Servofilter umfaßt, und

wobei die Lesefilterschaltung dafür ausgelegt ist, kalibriert zu werden, während die Servofilterschaltung das Analogsignal filtert, und wobei die Servofilterschaltung dafür ausgelegt ist, kalibriert zu werden, während die Lesefilterschaltung das Analogsignal filtert.
Lese-/Schreibkanal nach Anspruch 1, wobei die Kalibrationssignalgeneratorschaltung der Lesefilterschaltung des zeitkontinuierlichen Filters einen Teiler, ein RC-Filter, einen Begrenzer, einen Pegelumsetzer, einen Inverter und ein NMOS-Bauelement umfaßt. Lese-/Schreibkanal nach einem der vorhergehenden Ansprüche, wobei die Lesefilterkalibrationsschaltung des zeitkontinuierlichen Filters einen Phasendetektor, eine Ladungspumpe und ein Schleifenfilter umfaßt. Lese-/Schreibkanal nach einem der vorhergehenden Ansprüche, wobei die Lesefilterkalibrationsschaltung des zeitkontinuierlichen Filters ferner einen Phasenschieber umfaßt. Lese-/Schreibkanal nach einem der vorhergehenden Ansprüche, wobei die Kalibrationssignalgeneratorschaltung der Servofilterschaltung des zeitkontinuierlichen Filters einen Teiler, ein RC-Filter, einen Begrenzer, einen Pegelumsetzer, einen Inverter und ein NMOS-Bauelement umfaßt. Lese-/Schreibkanal nach einem der vorhergehenden Ansprüche, wobei die Servofilterkalibrationsschaltung des zeitkontinuierlichen Filters einen Phasendetektor, eine Ladungspumpe und ein Schleifenfilter umfaßt . Lese-/Schreibkanal nach einem der vorhergehenden Ansprüche, wobei die Servofilterkalibrationsschaltung des zeitkontinuierlichen Filters ferner einen Phasenschieber umfaßt. Lese-/Schreibkanal nach einem der vorhergehenden Ansprüche, wobei die Lesefilterschaltung des zeitkontinuierlichen Filters eine frequenzabhängige Übertragungsfunktion umfaßt. Lese-/Schreibkanal nach einem der vorhergehenden Ansprüche, wobei die Servofilterschaltung des zeitkontinuierlichen Filters eine frequenzabhängige Übertragungsfunktion umfaßt. Verfahren zum Betrieb des zeitkontinuierlichen Filters des Lese-/Schreibkanals nach einem der vorhergehenden Ansprüche, mit den folgenden Schritten:

Empfangen eines Analogsignals durch den Eingangsmultiplexer;

Routen des Analogsignals zu der Lesefilterschaltung, wenn sich das zeitkontinuierliche Filter im Lesemodus befindet, und Routen des Analogsignals zu der Servofilterschaltung, wenn sich das zeitkontinuierliche Filter im Servomodus befindet;

Filtern des Analogsignals mit der Lesefilterschaltung, wenn sich das zeitkontinuierliche Filter im Lesemodus befindet, und Filtern des Analogsignals mit der Servofilterschaltung, wenn sich das zeitkontinuierliche Filter im Servomodus befindet; und

Erzeugen eines Lesefilter-Ausgangssignals, wenn sich das zeitkontinuierliche Filter im Lesemodus befindet, und Erzeugen eines Servofilter-Ausgangssignals, wenn sich das zeitkontinuierliche Filter im Servomodus befindet;

wobei das Verfahren zum Betrieb des zeitkontinuierlichen Filters folgendes umfaßt: Kalibrieren der Lesefilterschaltung, während die Servofilterschaltung das Analogsignal filtert, und Kalibrieren der Servofilterschaltung, während die Lesefilterschaltung das Analogsignal filtert.
Verfahren nach Anspruch 10, ferner umfassend das Empfangen des Lesefilter-Ausgangssignals durch den Ausgangsmultiplexer, wenn sich das zeitkontinuierliche Filter im Lesemodus befindet, und das Empfangen des Servofilter-Ausgangssignals durch den Ausgangsmultiplexer, wenn sich das zeitkontinuierliche Filter im Servomodus befindet.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

  Patente PDF

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com