PatentDe  


Dokumentenidentifikation DE102006027283A1 13.12.2007
Titel Verfahren zur Herstellung eines Halbleiterbauteils
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Bauer, Michael, Dipl.-Ing. (FH), 93152 Nittendorf, DE;
Stümpfl, Christian, 92421 Schwandorf, DE;
Heitzer, Ludwig, Dipl.-Ing. (FH), 93049 Regensburg, DE
Vertreter Schweiger & Partner, 80333 München
DE-Anmeldedatum 09.06.2006
DE-Aktenzeichen 102006027283
Offenlegungstag 13.12.2007
Veröffentlichungstag im Patentblatt 13.12.2007
IPC-Hauptklasse H01L 21/50(2006.01)A, F, I, 20061024, B, H, DE
IPC-Nebenklasse H01L 21/56(2006.01)A, L, I, 20061024, B, H, DE   H01L 21/60(2006.01)A, L, I, 20061024, B, H, DE   H01L 21/58(2006.01)A, L, I, 20061024, B, H, DE   
Zusammenfassung Verdrahtungsstrukturen (5) auf der Oberfläche von Halbleiterchips (6) in "Embedded-Die-Technologie" sollen mit besonders großer Genauigkeit aufgebracht werden. Dazu weist das Verfahren zur Herstellung eines Halbleiterbauteils folgende Schritte auf: Zunächst wird ein Trägerwafer (1) aus Halbleitermaterial mit einer Oberseite (4) und einer Unterseite (3) bereitgestellt. Auf die Oberseite (4) des Trägerwafers (1) wird eine Verdrahtungsstruktur (5) mit Leiterbahnen und Kontaktanschlussflächen unter Vorsehen von in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen (2) aufgebracht. Anschließend werden Halbleiterchips (6) in den Halbleiterbauteilpositionen (2) aufgebracht und in eine Kunststoffgehäusemasse (10) eingebettet unter Ausbilden einer Verbundplatte (16) aus Halbleiterchips (6) und Kunststoffgehäusemasse (10). Nach dem Aushärten der Kunststoffgehäusemasse (10) wird der Trägerwafer (1) entfernt.

Beschreibung[de]

Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauteils mit mindestens einem in einer Kunststoffgehäusemasse eingebetteten Halbleiterchip.

Sogenannte "Embedded-Die"-Technologien, bei denen ein oder sogar mehrere Halbleiterchips und gegebenenfalls weitere Komponenten durch Techniken wie Einmolden, Einlaminieren oder schichtweises Aufbauen des Kunststoffes mit einem Kunststoffgehäuse umgeben werden, weisen gegenüber herkömmlichen Technologien, bei denen der Halbleiterchip über Kontakte wie Lotkugeln auf ein Substrat aufgebracht und anschließend mit einem Kunststoffgehäuse umgeben wird, zahlreiche Vorteile auf.

So erlauben sie beispielsweise kleinere und leichtere Bauteile und ermöglichen die feste Verbindung mehrerer Chips in einem einzigen Gehäuse sowie eine höhere Dichte elektrischer Verbindungen.

Zudem bieten die "Embedded-Die"-Technologien Vorteile bei der Herstellung. Aus der DE 10 2005 026 098 ist ein Halbleiterbauteil bekannt, zu dessen Herstellung Halbleiterchips durch Einmolden in eine Kunststoffmasse zu einer Verbundplatte oder einem Nutzen verarbeitet werden, wobei die aktiven Oberseiten der Halbleiterchips mit der Oberseite der Verbundplatte eine koplanare Fläche bilden, während ihre Ränder und die Rückseite von der Kunststoffgehäusemasse bedeckt sind. Auf die koplanare Fläche, die eine ebene Oberfläche für Prozessschritte wie Photolithographieschritte bietet, kann verhältnismäßig einfach eine Verdrahtungsstruktur mit durch Dielektrikumsschichten voneinander getrennten Leiterbahnen aufgebracht werden.

Dabei ist es jedoch problematisch, dass Verwölbungen der Verbundplatte, die durch unterschiedliche thermische Ausdehnungskoeffizienten von Halbleitermaterial und Kunststoffgehäusemasse bedingt sind, die Planarität der Oberfläche zerstören. Dadurch kommt es beim Aufbringen der Umverdrahtungsstruktur zu Einbußen bei der Genauigkeit, mit der Strukturen wie Kontaktflächen und Leiterbahnen aufgebracht werden können. Es ist somit nur eine begrenzte Dichte elektrischer Verbindungen möglich.

Aufgabe der Erfindung ist es daher, ein Verfahren anzugeben, bei dem Umverdrahtungsstrukturen mit besonders großer Genauigkeit aufgebracht werden können.

Erfindungsgemäß wird diese Aufgabe mit dem Gegenstand der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der abhängigen Patentansprüche.

Ein erfindungsgemäßes Verfahren zur Herstellung eines Halbleiterbauteils weist folgende Schritte auf: Zunächst wird ein Trägerwerfer aus Halbleitermaterial mit einer Oberseite und einer Unterseite bereitgestellt. Auf die Oberseite des Trägerwerfers wird eine Verdrahtungsstruktur mit mindestens einer Umverdrahtungslage mit typischerweise metallischen Leiterbahnen und Kontaktanschlussflächen aufgebracht, wobei in Zeilen und Spalten angeordnete Halbleiterbauteilpositionen vorgesehen werden. Die gesamte Verdrahtungsstruktur kann bei Bedarf sofort im Waferverbund getestet werden. Dadurch können fehlerhafte Bauteilpositionen in einem sehr frühen Stadium der Produktion bereits erkannt und gegebenenfalls markiert und nicht mit einem Halbleiterchip bestückt werden. Nach dem Aufbringen und gegebenenfalls auch dem Testen der Verdrahtungsstruktur werden Halbleiterchips auf die mit der Verdrahtungsstruktur versehene Oberseite des Trägerwafers in den Halbleiterbauteilpositionen aufgebracht. Es können auch mehrere Halbleiterchips zur Bildung eines Multichipmoduls oder auch weitere Komponenten pro Halbleiterbauteilposition vorgesehen werden.

Nach dem Aufbringen und Fixieren der Halbleiterchips in den Halbleiterbauteilpositionen wird eine Kunststoffgehäusemasse auf die Oberseite des Trägerwafers aufgebracht unter Einbetten der Halbleiterchips in die Kunststoffgehäusemasse und unter Ausbilden einer Verbundplatte aus Halbleiterchips und Kunststoffgehäusemasse. Nach dem Aushärten der Kunststoffgehäusemasse ist diese Verbundplatte stabil und selbsttragend, so dass der Trägerwafer entfernt werden kann, wobei die Verdrahtungsstruktur auf der Verbundplatte zurückbleibt.

Einem Grundgedanken der Erfindung zufolge ist eine verwölbte Fläche zum Aufbringen von Verdrahtungsstrukturen mit besonders hoher Dichte, die eine besonders hohe Genauigkeit erfordern, nicht geeignet. Andererseits lassen sich aber Verwölbungen der Verbundplatte nur mit verhältnismäßig großem Aufwand minimieren und nicht vollständig unterdrücken. Daher sollte die Verdrahtungsstruktur nicht direkt auf die Verbundplatte, sondern zunächst auf einen Trägerwafer aufgebracht werden. Ein Trägerwafer aus Metall wäre grundsätzlich denkbar, ist jedoch wegen seiner hohen Herstellungskosten nachteilig. Auch das erforderliche Entfernen des Trägerwafers müsste bei einem metallischen Trägerwafer vollständig durch Ätzen durchgeführt werden und wäre somit sehr zeit- und kostenaufwendig. Zudem zeigen viele Klebstoffe, die zum Beispiel zum Fixieren der Halbleiterchips verwendet werden, eine nur unzureichende Haftung auf metallischen Oberflächen.

Mit einem Trägerwafer aus Halbleitermaterial lassen sich diese Probleme jedoch lösen, denn ein solcher Halbleiterwafer müsste nicht extra als Trägerwafer hergestellt werden. Vielmehr könnten als Trägerwafer Wafer verwendet werden, die Ausschuss aus der Halbleiterchipproduktion darstellen. Halbleiterwafer lassen sich sehr gut und einfach mit bewährten Prozessen strukturieren, was in einer hohen Dichte der erzeugten Strukturen resultiert. Zudem können Halbleiterwafer durch Dünnschleifen und/oder Ätzen sehr einfach, schnell und kostengünstig entfernt werden, wobei durch die unterschiedliche Ätzbarkeit von Trägerwafer und Verdrahtungsstruktur die Gefahr einer versehentlichen Beschädigung der Verdrahtungsstruktur besonders klein ist. Da der Trägerwafer aus einem einzigen Material besteht, sind Verwölbungen während des Herstellungsprozesses vernachlässigbar.

Die Halbleiterchips weisen typischerweise eine aktive Oberseite mit integrierten Schaltungen und Kontaktflächen und eine passive Rückseite auf. In einer Ausführungsform des Verfahrens werden die Halbleiterchips in Flip-Chip-Technologie mit ihrer aktiven Oberseite auf die Kontaktanschlussflächen auf der Oberseite des Trägerwafers montiert. Dazu können die Kontaktanschlussflächen vor dem Aufbringen der Halbleiterchips galvanisch oder stromlos verstärkt beziehungsweise mit Lotkugeln versehen werden.

In einer alternativen Ausführungsform können die Halbleiterchips auch mit ihren Rückseiten auf die Oberseite des Trägerwafers montiert werden. In diesem Fall werden Kontaktflächen auf ihrer aktiven Oberseite über Bonddrähte mit den Kontaktanschlussflächen auf dem Trägerwafer elektrisch verbunden.

Die Halbleiterchips können durch einen Lötprozess mit der Verdrahtungsstruktur auf dem Trägerwafer verbunden werden. Alternativ ist es auch möglich, die Halbleiterchips durch Kleben, Legieren oder Thermokompressionsschweißen mit der Verdrahtungsstruktur auf dem Trägerwafer zu verbinden.

Die Kunststoffgehäusemasse bettet die Halbleiterchips so ein, dass diese, gegebenenfalls bis auf die mit der Verdrahtungsstruktur verbundene Seite, vollständig von der Kunststoffgehäusemasse umschlossen sind. Dazu kann die Kunststoffgehäusemasse durch Kompressionsmolden oder auch durch Spin-on-Verfahren oder Strahldruckverfahren auf die Halbleiterchips und auf den Trägerwafer aufgetragen werden.

Ist die Kunststoffgehäusemasse ausgehärtet, bildet sie zusammen mit den Halbleiterchips eine selbsttragende Verbundplatte aus. Nach dem Aufbringen der Kunststoffgehäusemasse hat sich somit ein Verbundkörper aus dem Trägerwafer und der Verbundplatte mit den in die Kunststoffgehäusemasse eingebetteten Halbleiterchips ausgebildet, wobei auf der mit der Verdrahtungsstruktur versehenen Oberseite des Trägerwafers die Verbundplatte so angeordnet ist, dass in den Halbleiterbauteilpositionen die in die Kunststoffgehäusemasse eingebetteten Halbleiterchips aufgebracht sind.

Der Trägerwafer kann nach dem Aushärten der Kunststoffgehäusemasse beispielsweise durch Dünnschleifen oder Ätzen oder durch eine Kombination von beidem entfernt werden. Dies ist besonders einfach, weil sich das Halbleitermaterial des Trägerwafers mit Standardprozessen verhältnismäßig leicht bearbeiten lässt. Zurück bleibt die Verbundplatte, deren vormals dem Trägerwafer zugewandte Seite eine koplanare Fläche aus Oberflächen der in den Halbleiterbauteilpositionen angeordneten Halbleiterchips, aus Kunststoffgehäusemasse und aus der Verdrahtungsstruktur mit Leiterbahnen, Kontaktanschlussflächen und gegebenenfalls einem Dielektrikum ist. Bei dem Entfernen des Trägerwafers wird also die Metallisierung, mit der nun der Halbleiterchip versehen ist, freigelegt. Kontaktanschlussflächen dieser Metallisierung können entweder direkt als Außenkontakte verwendet werden, wenn es sich bei den Halbleiterbauteilen um solche mit sogenannten Leadlessgehäusen handelt. Die freigelegten Kontaktanschlussflächen können jedoch auch galvanisch oder stromlos verstärkt bzw. mit Lotkugeln versehen werden.

Typischerweise wird die Verbundplatte nach dem Entfernen des Trägerwafers beispielsweise in einem Sägeprozess in Halbleiterbauteile vereinzelt. Es ist jedoch auch möglich, beispielsweise, wenn die einzelnen Halbleiterbauteile für eine weitere Verarbeitung oder für einen Transport eine zusätzliche Stabilität aufweisen sollen, die Verbundplatte vor dem Entfernen des Trägerwafers in Halbleiterbauteile zu vereinzeln.

Das erfindungsgemäße Verfahren hat den Vorteil, dass seine einzelnen Schritte sehr einfach und auf Waferebene in Frontendprozessen durchführbar und daher sehr kostengünstig sind. Durch die Verwendung des Trägerwafers aus Halbleitermaterial mit höchstens minimalen Verwölbungen ermöglicht das Verfahren eine sehr hohe Genauigkeit bei den zum Aufbringen der Umverdrahtungsstruktur erforderlichen Prozessen, die praktisch nur durch die Ablagegenauigkeit der Halbleiterchips beim Bestücken begrenzt ist. Dadurch lassen sich mit dem erfindungsgemäßen Verfahren zum einen sehr hohe Bauteildichten auf einem einzigen Halbleiterwafer erreichen, zum anderen lassen sich bei verhältnismäßig geringem Aufwand Halbleiterbauteile mit einer besonders hohen Dichte an metallischen Strukturen wie beispielsweise Anschlüssen herstellen.

Ausführungsbeispiele der Erfindung werden im folgenden anhand der beigefügten Figuren näher erläutert.

1 zeigt verschiedene Schritte einer ersten Ausführungsform des erfindungsgemäßen Verfahrens und

2 zeigt verschiedene Schritte einer zweiten Ausführungsform des erfindungsgemäßen Verfahrens.

Gleiche Teile sind in allen Figuren mit den gleichen Bezugszeichen versehen.

1A zeigt einen ersten Schritt in einem Verfahren zur Herstellung eines Halbleiterbauteils. Der Trägerwafer 1 aus Halbleitermaterial weist eine Rückseite 3 und eine Oberseite 4 auf. Auf die Oberseite 4 des Trägerwafers 1 wird in diesem Schritt eine Verdrahtungsstruktur 5 mit Kontaktanschlussflächen, in diesem Fall Bondpads, aufgebracht. Dabei werden Halbleiterbauteilpositionen 2 in Zeilen und Spalten auf dem Trägerwafer 1 vorgesehen.

Die Verdrahtungsstruktur 5 wird durch übliche Prozesse wie Photolithographie und Abscheiden von Metallen hergestellt. Die Verdrahtungsstruktur 5 kann beispielsweise Kontaktanschlussflächen und Leiterbahnen du auch mehrere Verdrahtungslagen aufweisen. In der Figur sind der Übersichtlichkeit halber lediglich die Kontaktanschlussflächen schematisch angedeutet. Da der Trägerwafer 1 im Prinzip aus einem einzigen Material, nämlich Halbleitermaterial, besteht und keinen Verbund aus Materialien mit unterschiedlichen thermischen Ausdehnungskoeffizienten darstellt, verwölbt er sich bei während verschiedener Prozessschritte auftretenden Temperaturschwankungen nur vernachlässigbar. Auf seine Oberseite 4 kann daher mit besonders großer Genauigkeit und daher auch mit besonders hoher Dichte die Verdrahtungsstruktur 5 aufgebracht werden.

In 1B ist dargestellt, wie die Halbleiterchips 6 in den Halbleiterbauteilpositionen 2 angeordnet werden. In dem gezeigten Ausführungsbeispiel werden die Halbleiterchips 6 mit ihren passiven Rückseiten 8 auf dem Trägerwafer 1 bzw. auf der Verdrahtungsstruktur 5 fixiert. Auf ihren aktiven Oberseiten 7 weisen sie nicht dargestellte Kontaktflächen auf.

Diese Kontaktflächen werden, wie in 1C gezeigt, über Verbindungselemente 9, in diesem Fall Bonddrähte 13, mit den entsprechenden Kontaktanschlussflächen der Verdrahtungsstruktur 5 elektrisch verbunden.

1D zeigt einen nächsten Schritt des Verfahrens, bei dem die Halbleiterchips 6 mit einer Kunststoffgehäusemasse 10 umgeben werden. Dabei werden die Randseiten 15 und die aktiven Oberseiten 7 der Halbleiterchips 6 in die Kunststoffgehäusemasse 10 vollständig eingebettet. Es bildet sich eine Verbundplatte 16 aus der Kunststoffgehäusemasse 10, den Halbleiterchips 6 sowie der Verdrahtungsstruktur 5 aus, die mit ihrer Unterseite 11 auf der Oberseite 4 des Trägerwafers 1 aufliegt.

Nach dem Aushärten der Kunststoffgehäusemasse 10 ist diese Verbundplatte 16 selbsttragend und so stabil, dass der Trägerwafer 1 entfernt werden kann. Dies geschieht zum Beispiel dadurch, dass der Trägerwafer 1 von seiner Rückseite 3 aus abgeschliffen und/oder geätzt wird. Die Verbundplatte 16 nach dem Entfernen des Trägerwafers 1 ist in 1E dargestellt. Sie kann nun beispielsweise durch Sägen in einzelne Halbleiterbauteile 12 gemäß 1F vereinzelt werden. Ein solches Halbleiterbauteil weist auf seiner nun zugänglichen Unterseite 11 Kontaktanschlussflächen der Verdrahtungsstruktur 5 auf, die gegebenenfalls noch galvanisch oder stromlos zu Außenkontakten verstärkt werden können. Dieser Schritt ist jedoch nicht mehr dargestellt.

Eine zweite Ausführungsform des erfindungsgemäßen Verfahrens ist in 2 dargestellt. Gemäß 2A wird dabei ebenfalls eine Verdrahtungsstruktur 5 auf einen Trägerwafer 1 aus Halbleitermaterial aufgebracht.

Bei dieser Ausführungsform werden jedoch, wie in 2B gezeigt, die Halbleiterchips 6 in Flip-Chip-Technologie in in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen 2 auf die Verdrahtungsstruktur 5 aufgebracht. Dazu weisen die Halbleiterchips 6 auf ihren aktiven Oberseiten 7 Verbindungselemente 9 in Form von Lotkugeln 14 auf, über die sie mit Kontaktanschlussflächen der Verdrahtungsstruktur 5 elektrisch verbunden werden. Bei dieser Ausführungsform ist also die aktive Oberseite 7 der Halbleiterchips 6 dem Trägerwafer 1 zugewandt.

Wie in 2C dargestellt wird anschließend eine Kunststoffgehäusemasse 10 aufgebracht, die die Halbleiterchips 6 bei dieser Anordnung vollständig einbettet. Die sich ausbildende Verbundplatte 16 liegt mit ihrer Unterseite 11 auf der Oberseite 4 des Trägerwafers 1 auf.

Wird der Trägerwafer 1 anschließend entfernt, wie in 2D gezeigt, so liegen an der Unterseite 11 der Verbundplatte Außenkontaktflächen der Verdrahtungsstruktur frei, die Außenkontakte bilden oder vor oder nach dem Vereinzeln in Halbleiterbauteile zu Außenkontakten verstärkt werden können. Ein aus der Verbundplatte 16 vereinzeltes Halbleiterbauteil 12 ist in 2E gezeigt.

1
Trägerwafer
2
Halbleiterchipposition
3
Rückseite des Trägerwafers
4
Oberseite des Trägerwafers
5
Verdrahtungsstruktur
6
Halbleiterchips
7
aktive Oberseite
8
Rückseite
9
Verbindungselement
10
Kunststoffgehäusemasse
11
Unterseite
12
Halbleiterbauteil
13
Bonddraht
14
Lotkugeln
15
Randseiten
16
Verbundplatte


Anspruch[de]
Verfahren zur Herstellung eines Halbleiterbauteils (12), das folgende Schritte aufweist:

– Bereitstellen eines Trägerwafers (1) aus Halbleitermaterial mit einer Oberseite (4) und einer Unterseite (3);

– Aufbringen einer Verdrahtungsstruktur (5) mit Leiterbahnen und Kontaktanschlussflächen auf der Oberseite (4) des Trägerwafers unter Vorsehen von in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen (2);

– Aufbringen von Halbleiterchips (6) auf die mit der Verdrahtungsstruktur (5) versehene Oberseite (4) des Trägerwafers (1) in den Halbleiterbauteilpositionen (2);

– Aufbringen einer Kunststoffgehäusemasse (10) auf die Oberseite (4) des Trägerwafers (1), Einbetten der Halbleiterchips (6) in die Kunststoffgehäusemasse (10) und Ausbilden einer Verbundplatte (16) aus Halbleiterchips (6) und Kunststoffgehäusemasse (10).
Verfahren nach Anspruch 1, wobei die Halbleiterchips (6) in Flip-Chip-Technologie auf die Kontaktanschlussflächen auf der Oberseite (4) des Trägerwafers (1) montiert werden. Verfahren nach Anspruch 1, wobei die Halbleiterchips (6) mit ihren Rückseiten (8) auf die Oberseite (4) des Trägerwafers (1) montiert und über Bonddrähte (13) mit den Kontaktanschlussflächen elektrisch verbunden werden. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Kontaktanschlussflächen vor dem Aufbringen der Halbleiterchips (6) galvanisch oder stromlos verstärkt werden. Verfahren nach einem der Ansprüche 1 bis 4, wobei der Trägerwafer (1) nach einem Aushärten der Kunststoffgehäusemasse (10) entfernt wird. Verfahren nach einem der Ansprüche 1 bis 5, wobei die Kontaktanschlussflächen nach dem Entfernen des Trägerwafers (1) galvanisch oder stromlos verstärkt werden. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Halbleiterchips (6) durch einen Lötprozess mit der Verdrahtungsstruktur (5) auf dem Trägerwafer (1) verbunden werden. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Halbleiterchips durch Kleben mit der Verdrahtungsstruktur (5) auf dem Trägerwafer verbunden werden. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Halbleiterchips (6) durch Legieren mit der Verdrahtungsstruktur (5) auf dem Trägerwafer (1) verbunden werden. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Halbleiterchips (6) durch Thermokompressionsschweißen mit der Verdrahtungsstruktur (5) auf dem Trägerwafer (1) verbunden werden. Verfahren nach einem der Ansprüche 1 bis 10, wobei die Kunststoffgehäusemasse (10) durch Kompressionsmilden aufgebracht wird. Verfahren nach einem der Ansprüche 1 bis 10, wobei die Kunststoffgehäusemasse (10) in einem Spin-on-Verfahren aufgebracht wird. Verfahren nach einem der Ansprüche 1 bis 12, wobei die Kunststoffgehäusemasse (10) durch ein Strahldruckverfahren aufgebracht wird. Verfahren nach einem der Ansprüche 1 bis 13, wobei die Verbundplatte (16) nach dem Entfernen des Trägerwafers (1) in Halbleiterbauteile (12) vereinzelt wird. Verfahren nach einem der Ansprüche 1 bis 13, wobei die Verbundplatte (16) vor dem Entfernen des Trägerwafers (1) in Halbleiterbauteile (12) vereinzelt wird. Verfahren nach einem der Ansprüche 1 bis 15, wobei der Trägerwafer (1) durch Schleifen und/oder Ätzen entfernt wird. Verbundkörper aus einem Trägerwafer (1) und einer Verbundplatte mit in eine Kunststoffgehäusemasse (10) eingebetteten Halbleiterchips (6), wobei der Trägerwafer (1) im Wesentlichen aus Halbleitermaterial besteht und eine Oberseite (4) aufweist, auf der in Zeilen und Spalten Halbleiterbauteilpositionen (2) mit Verdrahtungsstrukturen (5) angeordnet sind, und wobei in den Halbleiterbauteilpositionen (2) die in die Kunststoffgehäusemasse (10) eingebetteten Halbleiterchips (6) aufgebracht sind.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com