PatentDe  


Dokumentenidentifikation DE102004036484B4 27.12.2007
Titel Gleichspannungskompensation mit geringer Latenzzeit
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Lewis, Michael, Märsta, SE
Vertreter Patentanwälte Lambsdorff & Lange, 81673 München
DE-Anmeldedatum 28.07.2004
DE-Aktenzeichen 102004036484
Offenlegungstag 17.03.2005
Veröffentlichungstag der Patenterteilung 27.12.2007
Veröffentlichungstag im Patentblatt 27.12.2007
IPC-Hauptklasse H03G 3/00(2006.01)A, F, I, 20051017, B, H, DE

Beschreibung[de]
GEBIET DER TECHNIK

Die vorliegende Erfindung betrifft eine Vorrichtung zur Gleichspannungskompensation und ein Verfahren dazu. Insbesondere betrifft die vorliegende Erfindung eine Vorrichtung und ein Verfahren zum Empfangen eines Signals, wo Unvollkommenheiten in den analogen Bauteilen zu einem unerwünschten Gleichstrom-Offset im abgetasteten digitalen Signal führen, wo das Niveau des Gleichstrom-Offsets sich entsprechend der Verstärkungseinstellung des Empfängers verändert und wo es ein Erfordernis ist, ein hereinkommendes Signal mit einem Minimum an Wartezeit zu erfassen.

ALLGEMEINER STAND DER TECHNIK

In einer typischen Empfängerausrüstung, insbesondere bei Radioempfängern, führen Unvollkommenheiten oder Konstruktionskompromisse dazu, dass unerwünschte unechte Signale eingebracht werden. Ein üblicher Typ eines unechten Signals sind Nullfrequenz(DC)-Bestandteile im Signal, welche entweder direkt, wie dies auf Grund z.B. von Vorspannungen in Verstärkern auftritt, oder als sich ergebende unechte Signale erzeugt werden, deren Frequenz durch nachfolgende Signalverarbeitung verschoben wird, so dass sie auf DC liegen, wie dies in Radioempfängersystemen auftreten kann, welche ein getastetes digitales Low-IF Konzept einsetzen. Solche Signale stören im Allgemeinen den richtigen Betrieb der digitalen Empfangsschaltung und müssen daher durch eine Art Kompensation entfernt werden.

Ein typischer Empfänger führt eine automatische Verstärkerregelung (AGC) durch, welche periodisch die Verstärkung des Empfängers anpasst, um sie an die Stärke des hereinkommenden Signals anzugleichen. Da unechte Signale, welche innerhalb des analogen Empfängers erzeugt werden, dieser veränderlichen Verstärkung ausgesetzt sind, wird das sich ergebende DC-Signalniveau veränderlich sein, was die Aufgabe des Signalausschaltens schwierig macht. Ein vereinfachtes Beispiel wird in 1 gezeigt, wo der HF-Mischer 106 einen kleinen DC-Offset einbringt, der in der Folge durch die programmierbare PGA 102 Verstärkung verstärkt wird, wobei die PGA 102 durch einen digitalen Regler 103 geregelt wird und wo der DC-Offset auf dem Eingang zum Analog-Digital-Wandler (ADC) 101 auf dem digitalen Bauteil 105 auftritt.

AGC wird am häufigsten verwendet, während nach dem Beginn eines Signals gesucht wird. Sobald ein Signal erfasst worden ist, kann eine feststehende Verstärkungseinstellung ausgewählt werden, um sie an die Stärke des hereinkommenden Signals anzugleichen. Dieser Erfassungsvorgang ist oft zeitkritisch. Zum Beispiel gibt es im 802.11 Funk-LAN Standard eine definierte Maximalzeit, in der das Vorhandensein gültiger Signale angezeigt werden muss. Das bedeutet, dass jedes Verfahren zum Kompensieren von DC-Offsets das Signal nicht verzögern oder verzerren darf, so dass mehr Zeit erforderlich ist, um ein gültiges Signal zu erkennen.

Ein Standard-Verfahren zum Ausschalten der DC-Bestandteile in einem Signal besteht darin, ein DC-blockierendes digitales Kerbfilter zu verwenden. Dieses besitzt die Eigenschaften, DC-Signale völlig zu blockieren, während es höhere Frequenzen durchlässt, wobei eine sehr geringe Verzögerung für Frequenzen auftritt, die deutlich höher als die Abschneidfrequenz sind.

Ein zweites Standard-Verfahren zum Ausschalten der DC-Bestandteile in einem Signal besteht darin, DC-Abschätzung und Subtraktion zu verwenden, wo das mittlere Signalniveau über eine Zeitperiode gemessen wird, um eine Abschätzung des DC-Niveaus zu berechnen, nach der die Abschätzung von den Datenproben abgezogen wird, um den DC-Bestandteil zu entfernen.

WO 01/03395 A1 offenbart ein Verfahren und eine Vorrichtung zur getrennten Mittelwertberechnung und Kanalabschätzung bei der DC-Niveauabschätzung für Radiosignalempfänger. Ein Pufferspeicher speichert einen Datenstrom, der parallel auch in eine Sychronisationseinheit eingespeist wird. Anhand eines Trainingssatzes von Daten berechnet die Synchronisationseinheit einen Referenzsatz von Daten, der an eine DC-Abschätzungseinheit weitergegeben wird. Die DC-Abschätzungseinheit berechnet eine DC-Abschätzung, die von den aus dem Pufferspeicher ausgelesenen Daten subtrahiert wird. Zur korrekten Zuordnung der ausgelesenen Daten mit den entsprechenden DC-Abschätzungen wird eine Kontrolleinheit verwendet, die den Strom der DC-Abschätzungen, der in den Subtrahierer eingespeist wird, mit den ausgelesenen Daten synchronisiert. Dabei kann es jedoch zu Verzögerungen in der Signalweitergabe kommen, da die Ausleserate aus dem Pufferspeicher nicht angepasst werden kann.

Ein Problem beim Kerbfilterlösungsansatz besteht darin, dass er Phasen- und Amplitudenverzerrung für das Signal mit sich bringt. Das Ausmaß der Verzerrung kann dadurch minimiert werden, dass die Abschneidfrequenz des Filters im Vergleich zur niedrigsten erwünschten Signalfrequenz klein gehalten wird. Jedoch weist auch der Filter eine endlich lange Reaktionszeit auf Stufenänderungen im DC-Niveau auf, welches proportional zum Kehrwert der Filterabschneidfrequenz ist. Das Ergebnis besteht darin, dass, wenn der AGC-Vorgang die Signalverstärkung ändert, die sich ergebende Stufenänderung im DC-Niveau am Eingang des Filters einen Einschwingpuls am Ausgang verursacht.

Das Problem mit dem Abschätzungs-/Substraktions-Verfahren besteht darin, dass die Genauigkeit der DC-Abschätzung von der Anzahl der Proben abhängt, mit denen die Abschätzung ausgeführt werden kann. Dies führt entweder zu einer Signalverzögerung oder erfordert, dass die Proben, welche zur DC-Schätzung beitragen, nicht richtig kompensiert werden.

KURZDARSTELLUNG DER ERFINDUNG

Es ist die Hauptaufgabe der vorliegenden Erfindung solch eine Vorrichtung und ein Verfahren bereit zu stellen, welche die obigen Probleme wenigstens erleichtern.

Es ist in dieser Hinsicht eine besondere Aufgabe der Erfindung, solch eine Vorrichtung und ein Verfahren bereit zu stellen, welche einen Gleichspannungs(DC)-Anteil in einem empfangenen Signal kompensieren, ohne eine wesentliche langdauernde Latenzzeit des Signals zu bewirken.

Die Erfindung kann in allgemeinen Begriffen als ein Ausführungsverfahren von DC-Abschätzung und -korrektur beim Vorhandensein einer automatischen Verstärkungsregelungsfunktion ohne das Bewirken einer langdauernden Signalverzögerung beschrieben werden. Wenn die automatische Verstärkungsregelungsfunktion anzeigt, dass sie die Verstärkung verändert hat oder wenn eine anfängliche DC-Abschätzung nach dem Einschalten erforderlich ist, wird eine neue DC-Abschätzung begonnen. Eingangsabtastungsdaten, welche mit der Signalabtastrate empfangen werden, werden in einem ersten First-In-First-Out(FIFO)-Pufferspeicher während des Wartens auf den Empfang ausreichend vieler Abtastungsdaten, um eine DC-Abschätzung auszuführen, gespeichert. Sobald ausreichend Abtastungsdaten empfangen worden sind, um eine DC-Abschätzung berechnen zu können, werden die Daten, welche im FIFO gespeichert sind, ausgelesen und durch nachfolgende Signalverarbeitungsfunktionen mit einer höheren Rate als der Datenabtastrate verarbeitet. Auf Grund der höheren Rate des Auslesens wird der FIFO schnell geleert, so dass die nachfolgenden Signalverarbeitungsfunktionen zum Eingangsdatenstrom "aufholen", wodurch es zu keiner langdauernden Wartezeit kommt.

Eine Verfeinerung der Erfindung, wo die Zeit zwischen den Verstärkungsänderungen größer als das Minimum sein kann, das für eine DC-Abschätzung erforderlich ist, besteht darin, nachfolgende Abtastungsdaten einzusetzen, um die DC-Abschätzung zu verfeinern. Ein geeignetes Verfahren, um die Abtastungsdaten zu verfeinern, besteht darin, sie durch ein rekursives Filter zu führen.

Eine weitere Verfeinerung kann für Situationen durchgeführt werden, wo es möglich ist, dass eine begrenzte Anzahl von Verstärkungsänderungen in weniger als der gewünschten Zeit für eine DC-Abschätzung auftritt. Laufende DC-Abschätzungen können durch Verstärkungsveränderungsanzeigen unterbrochen werden; der suboptimale Schätzwert aus der unvollständigen Abschätzung kann verwendet werden, um die zugehörigen Abtastungsdaten zu dem Zeitpunkt zu korrigieren, wo eine neue DC-Abschätzung beginnt. Die Anzahl solcher unterbrochenen Abschätzungen ist durch die praktische Anzahl der Abtastungsdaten, über die eine DC-Abschätzung sinnvoll ausgeführt wird, und durch den Speicherbedarf, der für unvollständige Schätzergebnisse und die beigefügte Statusinformation bereit gestellt werden kann, begrenzt.

Diese Aufgaben werden unter Anderem gemäß einem ersten Aspekt der vorliegenden Erfindung durch eine Vorrichtung zur Durchführung der DC-Abschätzung eines empfangenen Signals und der DC-Korrektur des empfangenen Signals gelöst. Die Vorrichtung weist eine automatische Verstärkungsreglerschaltung auf, welche so angeordnet ist, um die Verstärkung einer Verstärkerstufe in Abhängigkeit zur Stärke des empfangenen Signals zu verändern, und ist gekennzeichnet durch einen FIFO-Pufferspeicher, welcher eine Eingabe und eine Ausgabe umfasst, wobei die Eingabe mit der Verstärkerstufe zum Empfangen des Signals gekoppelt ist. Eine DC-Abschätzungsschaltung ist mit der Verstärkerstufe gekoppelt und so ausgelegt, um eine Abschätzung des Gleichspannungsanteils im Signal auszuführen, wobei die DC-Abschätzungsschaltung des Weiteren mit der Ausgabe des FIFO-Pufferspeichers verbunden und so angeordnet ist, um die DC-Abschätzung vom Signal auf der Ausgabe des FIFO-Pufferspeichers abzuziehen. Ein digitaler Regler ist an den FIFO-Pufferspeicher und an die DC-Abschätzungsschaltung gekoppelt. Der digitale Regler ist so angeordnet, um den FIFO-Pufferspeicher zu steuern, um hereinkommende Abtastungsdaten zu speichern und um eine Ausgabe aus dem FIFO-Pufferspeicher während einer Zeitspanne zu verhindern, wenn die DC-Abschätzungsschaltung die DC-Abschätzung berechnet.

Die obigen Aufgaben werden unter Anderem gemäß eines zweiten Aspekts der vorliegenden Erfindung durch ein Verfahren zum Berechnen eines DC-Schätzwerts eines Signals und zum Korrigieren des Signals unter Verwendung des DC-Schätzwerts umfassend eine automatische Verstärkungsregelfunktion gelöst, wobei die automatische Verstärkungsregelfunktion die Verstärkung einer Verstärkerstufe zum Verstärken des Signals regelt. Das Verfahren ist durch die Schritte des Empfangens von Abtastungsdaten vom verstärkten Signal mit einer ersten Rate gekennzeichnet. Ein Schätzwert eines DC-Anteils wird aus dem verstärkten Signal durch anfängliches Empfangen einer Anzahl von Abtastungsdaten vom verstärkten Signal und durch Berechnen eines Schätzwerts eines DC-Anteils von den empfangenen Abtastungsdaten unter Verwendung einer Funktion F(n) berechnet, wobei n die Anzahl der Abtastungsdaten ist. Die empfangenen Abtastungsdaten werden in einem FIFO-Pufferspeicher während der Berechnung des Schätzwerts des DC-Anteils gespeichert. Schließlich werden die Abtastungsdaten mit einer zweiten Rate aus dem FIFO-Pufferspeicher ausgelesen, wenn die Berechnung abgeschlossen ist, wobei die zweite Rate höher ist als die erste Rate. Die Abtastungsdaten, welche aus dem FIFO-Pufferspeicher ausgelesen werden, werden durch Subtrahieren des DC-Schätzwerts von den Abtastungsdaten, die aus dem FIFO-Pufferspeicher ausgegeben werden, korrigiert.

Durch Speichern des Signals in einem FIFO-Pufferspeicher während der Berechnung eines DC-Schätzwerts, welcher DC-Schätzwert dann zum Korrigieren des empfangenen Signals verwendet wird, und schnelleres Auslesen der gespeicherten Abtastungsdaten aus dem FIFO-Pufferspeicher, als dass neue Abtastungsdaten in den FIFO-Pufferspeicher aufgenommen werden, wenn die Berechnung beendet ist, kann eine Kompensation des DC-Anteils in einem Signal ohne Verursachen einer langandauernden Latenzzeit im kompensierten Signal erzielt werden.

Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung weist die Vorrichtung ein Register zum Speichern des DC-Schätzwerts auf, wobei das Register mit einem ersten Anschlusspunkt auf dem digitalen Regler und mit der DC-Abschätzungsschaltung gekoppelt ist. Der digitale Regler ist so angeordnet, um den ersten Anschlusspunkt anzuheben, um dem Register zu befehlen, einen DC-Abschätzungswert von der DC-Abschätzungsschaltung zu laden und zu speichern, und das Register ist des Weiteren mit dem Ausgang des FIFO-Pufferspeichers gekoppelt und angeordnet, um den Wert des gespeicherten DC-Schätzwerts von der Ausgabe aus dem FIFO-Pufferspeicher abzuziehen. Das Register hat den berechneten DC-Schätzwert geladen, wenn die Berechnung abgeschlossen ist.

Durch das Vorhandensein eines getrennten Registers zum Speichern des DC-Schätzwerts kann der digitale Regler bestimmen, wann der DC-Schätzwert gespeichert werden soll und wann daher ein bestimmter DC-Schätzwert zum Korrigieren von Signalabtastdaten verfügbar sein sollte.

Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung weist der digitale Regler einen zweiten Anschlusspunkt auf, welcher mit dem FIFO-Pufferspeicher gekoppelt ist, und der digitale Regler ist so angeordnet, um den zweiten Anschlusspunkt anzuheben, um dem FIFO-Pufferspeicher zu erlauben, Signale an dem Ausgang abzuliefern und den zweiten Anschlusspunkt abzusenken, um den FIFO-Pufferspeicher am Bereitstellen von Signalen am Ausgang zu hindern.

Durch Verhindern des Auslesens von Abtastdaten aus dem FIFO-Pufferspeicher, wenn die Berechnung eines DC-Schätzwerts gerade abläuft und durch Erlauben des Auslesens von Abtastdaten aus dem FIFO-Pufferspeicher, wenn die Berechnung eines DC-Schätzwerts gerade nicht abläuft, ist ein richtiger DC-Schätzwert zur Korrektur der Abtastdaten, welche im FIFO-Pufferspeicher gespeichert sind, verfügbar, wenn sie aus dem FIFO-Pufferspeicher ausgelesen werden, nachdem die Berechnung des DC-Schätzwerts abgeschlossen ist.

Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung weist der digitale Regler einen dritten Anschlusspunkt auf, welcher mit der automatischen Verstärkungsregelung gekoppelt ist. Die automatische Verstärkungsregelung ist so angeordnet, um den dritten Anschlusspunkt anzuheben, wenn die automatische Verstärkungsregelung die Verstärkung für die Verstärkerstufe verändert hat.

Durch Empfangen einer Anzeige von der automatischen Verstärkungsregelungsfunktion, wenn die Verstärkung für die Verstärkerstufe sich verändert hat, und durch Ausführen des Schritts einer Schätzwertberechnung eines DC-Anteils beim Empfangen der Anzeige von der automatischen Verstärkungsregelung wird ein neuer DC-Schätzwert immer dann berechnet, wenn die Verstärkung in der Verstärkerstufe verändert ist. Dies ist vorteilhaft, ja sogar notwendig, da, wenn sich die Verstärkung in der Verstärkerstufe ändert, der DC-Anteil im Signal sich ebenfalls verändert.

Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung sind der FIFO-Pufferspeicher und die DC-Abschätzungsschaltung so angeordnet, um Abtastdaten vom digitalen Signal mit einer ersten Rate zu empfangen und der FIFO-Pufferspeicher ist so angeordnet, um die Abtastdaten bei der Ausgabe mit einer zweiten Rate vorzulegen, wobei die zweite Rate höher ist als die erste Rate.

Durch Auslesen der Abtastdaten aus dem FIFO-Pufferspeicher mit einer zweiten Rate, wenn der FIFO-Pufferspeicher Abtastdaten enthält, welche während der Berechnung des DC-Schätzwerts gespeichert wurden, und Auslesen der Abtastdaten mit der ersten Rate in den anderen Fällen, wird der FIFO-Pufferspeicher entleert, nachdem eine DC-Abschätzungsberechnung durchgeführt worden ist. Auch wenn eine kurzfristige Latenzzeit während der Berechnung des DC-Schätzwerts auftritt, kann eine langandauernde Latenzzeit vermieden werden, da der FIFO-Pufferspeicher keine Abtastdaten speichert und sie daher nicht verzögert, wenn keine DC-Abschätzung ausgeführt wird.

Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist der digitale Regler so angeordnet, um den zweiten Anschlusspunkt abzusenken und die Anzahl der Abtastdaten zu zählen, die durch die DC-Abschätzungsschaltung empfangen werden, wenn der dritte Anschlusspunkt angehoben ist. Der digitale Regler ist des weiteren so angeordnet, um den ersten Anschlusspunkt anzuheben und danach den zweiten Anschlusspunkt anzuheben, wenn die DC-Abschätzungsschaltung eine vorbestimmte Anzahl von Abtastdaten empfangen hat.

Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung ist die DC-Abschätzungsschaltung so angeordnet, um kontinuierlich neue DC-Schätzwerte zu berechnen, nachdem ein erster DC-Schätzwert berechnet worden ist, und ist so angeordnet, um den neuen DC-Schätzwert zu verwenden, wenn sie nachfolgende Abtastdaten korrigiert.

Durch Berechnen eines DC-Schätzwerts in einer Anfangsstufe, wenn kein DC-Schätzwert verfügbar ist und durch Verwenden neuer Eingabeabtastdaten, um kontinuierlich den DC-Schätzwert auf den neuesten Stand zu bringen, während zugelassen wird, dass Abtastdaten aus dem FIFO-Pufferspeicher ausgelesen werden, und durch Verwenden des auf neuesten Stand gebrachten DC-Schätzwerts, um die Abtastdatenausgabe aus dem FIFO-Pufferspeicher zu korrigieren, nach der Berechnung eines anfänglichen DC-Schätzwerts, wird ein verbesserter DC-Schätzwert erzielt, wenn mehr Abtastdaten zum Berechnen des DC-Schätzwerts verfügbar sind, ohne eine unnötige Kurzzeitlatenzzeit zu verursachen oder um die Kurzzeitlatenzzeit gering zu halten.

Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung werden, wenn eine Anzeige von der automatischen Verstärkungsregelungsfunktion empfangen wird, die anzeigt, dass sich die Verstärkung für die Verstärkerstufe geändert hat, während der FIFO-Pufferspeicher noch Abtastdaten hält, welche während einer vorhergehenden Berechnung eines DC-Schätzwerts gespeichert wurden, die Abtastdaten, welche im FIFO-Pufferspeicher gespeichert sind, aus dem FIFO-Pufferspeicher ausgelesen und unter Verwendung des zuvor berechneten DC-Schätzwerts korrigiert.

Durch diese Anordnung wird ein erster DC-Schätzwert für das Korrigieren der Signalabtastdaten verwendet, welche durch die Verstärkungsstufe unter Verwendung einer ersten Verstärkung verstärkt worden sind, und es wird ein neuer DC-Schätzwert, welcher zum Korrigieren nachfolgender Signalabtastdaten verwendet werden soll, aus den Signalabtastdaten berechnet, welche durch die Verstärkungsstufe unter Verwendung einer zweiten Verstärkung verstärkt worden sind.

Weitere Merkmale der Erfindung und Vorteile derselben werden aus der folgenden genauen Beschreibung der Ausführungsformen der Erfindung offensichtlich.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Die vorliegende Erfindung wird umfassender durch die genaue Beschreibung der Ausführungsformen der vorliegenden Erfindung, welche hierin im Folgenden vorgelegt wird, und die begleitenden 15 verstanden, welche als bloße Veranschaulichung dienen und daher nicht beschränkend für die vorliegende Erfindung sind.

1 ist ein Empfänger gemäß dem Stand der Technik, wobei die Einfügung eines DC-Anteils im empfangenen Signal auf Grund von Unvollkommenheiten in den Bauteilen offenbart wird.

2 ist ein schematisches Blockdiagramm einer Vorrichtung gemäß einer bevorzugten Ausführungsform der Erfindung.

3 ist ein Zustandsdiagramm zum Ausführen eines Verfahrens in der Vorrichtung, die in 2 offenbart ist, gemäß einer bevorzugten Ausführungsform der Erfindung.

4 ist ein schematisches Blockdiagramm einer Vorrichtung einer anderen bevorzugten Ausführungsform der Erfindung.

5 ist ein Zustandsdiagramm zum Ausführen eines Verfahrens gemäß einer anderen bevorzugten Ausführungsform der Erfindung.

BEVORZUGTE AUSFÜHRUNGSFORMEN DER ERFINDUNG

In der folgenden Beschreibung sind zum Zwecke der Erklärung und nicht der Beschränkung bestimmte Einzelheiten wie besondere Techniken und Anwendungen dargelegt, um ein gesamtheitliches Verständnis der vorliegenden Erfindung bereit zu stellen. Jedoch wird es einem Fachmann auf diesem Gebiet der Technik offensichtlich sein, dass die vorliegende Erfindung in anderen Ausführungsformen umgesetzt werden kann, die von diesen besonderen Einzelheiten abweichen. In anderen Fällen sind genaue Beschreibungen von gut bekannten Verfahren und Vorrichtungen ausgelassen, um nicht die Beschreibung der vorliegenden Erfindung mit unnötigen Einzelheiten zu belasten.

In 1 ist ein Empfänger gemäß dem Stand der Technik gezeigt, welcher die Einfügung eines DC-Anteils im empfangenen Signal auf Grund der Unvollkommenheiten in den Bauteilen offenbart. 1 wurde kurz in Verbindung mit dem allgemeinen Stand der Technik in Bezug auf die Erfindung besprochen und wird nicht weiter beschrieben.

In 2 ist ein schematisches Blockdiagramm einer Vorrichtung gemäß einer bevorzugten Ausführungsform der Erfindung gezeigt. Ein FIFO (first in-first out) Pufferspeicher 201 empfängt die Eingangssignalabtastdaten vom ADC 101 in 1. Die Abtastdaten werden duch einer DC-Abschätzungsschaltung 202 zugeführt, welche ihrerseits mit einem Register 203 verbunden ist. Die Ausgabe des FIFO-Pufferspeichers 201 ist mit einem Addierwerk 204 verbunden, welches auch mit dem Register 203 verbunden ist. Das Addierwerk ist so angeordnet, um den Wert im Register 203 von den Abtastdaten abzuziehen, welcher von der Ausgabe des FIFO-Pufferspeichers 201 empfangen wurde.

Ein digitaler Regler 205 weist einen ersten Anschlusspunkt 206, welcher mit dem Register 203 verbunden ist, einen zweiten Anschlusspunkt 207, welcher mit dem FIFO-Pufferspeicher 201 verbunden ist, und einen dritten Anschlusspunkt 208 auf, welcher mit einer automatischen Verstärkungsregelung (nicht gezeigt) verbunden ist. Die automatische Verstärkungsregelung ist auch mit dem digitalen Regler 103 in der analogen HF-Schaltung 104 in 1 verbunden und so angeordnet, um Verstärkungsveränderungen der Verstärkungsstufe 102 anzuordnen. Ein Signal "Verstärkung verändert" wird durch die automatische Verstärkungsregelungsfunktion auf dem dritten Anschlusspunkt 208 mit der zeitlichen Einteilung bereit gestellt, so dass während der ersten Eingabeabtastung festgelegt ist, wo die auf den neuesten Stand gebrachte Verstärkung angelegt wird.

Der digitale Regler umfasst des Weiteren einen vierten Anschlusspunkt 209, welcher mit einer Schaltung (nicht gezeigt) verbunden ist, die so angeordnet ist, um Signalabtastdaten vom FIFO-Pufferspeicher über das Addierwerk 204 zu empfangen, und einen fünften Anschlusspunkt 210, welcher mit dem FIFO-Pufferspeicher 201 verbunden ist.

Der Betrieb des digitalen Reglers 205 in 2 wird nun mit Bezugnahme auf 2 und 3 beschrieben.

In einem Status RÜCKSETZEN 301 ist der digitale Regler 205 entweder zum ersten Mal aufgedreht oder erneut gestartet. Offensichtlich hatte die Vorrichtung bis jetzt noch nicht die Zeit, eine DC-Abschätzung durchzuführen, so dass das Register 203 leer ist. Daher setzt der digitale Regler 205 sofort mit einem ABSCHÄTZEN-Status 302 fort. Bei Ankunft im ABSCHÄTZEN-Status 302 hält der digitale Regler 205 den zweiten Anschlusspunkt 207 niedrig, was den FIFO-Pufferspeicher 201 davon abhält, die empfangenen Abtastdaten auf der Ausgabe zum Addierwerk 204 darzustellen. Der vierte Anschlusspunkt 209 wird ebenfalls niedrig gehalten, um der nachfolgenden Schaltung anzuzeigen, dass keine Signalabtastdaten verfügbar sind.

Der FIFO-Pufferspeicher 201 empfängt Signalabtastdaten und speichert sie in seinem internen Speicher. In ähnlicher weise empfängt die DC-Abschätzungsschaltung 202 dieselben Abtastdaten und berechnet eine Abschätzung des DC-Anteils aus den empfangenen Abtastdaten. Dies kann zum Beispiel mit einem veränderlichen Durchschnitt über eine vorbestimmte Anzahl von Abtastdaten erzielt werden. Der digitale Regler 205 zählt auch die Anzahl der Abtastdaten in einer Variablen Last cnt.

Wenn die DC-Abschätzungsschaltung die erforderliche Anzahl von Abtastdaten empfangen hat, fährt der digitale Regler 205 in einem LADE-Status 303 fort. Im LADE-Status hebt der digitale Regler 205 den ersten Anschlusspunkt 206 an, welcher das Register 203 veranlasst, den berechneten DC-Schätzwert von der DC-Abschätzungsschaltung 202 zu laden. Der digitale Regler 205 fährt dann zum ABLEITEN-Status 304 fort, nachdem der erste Anschlusspunkt 206 abgesenkt worden ist, wodurch verhindert wird, dass sich der Wert im Register 203 ändert.

Im ABLEITEN-Status 304 hebt der digitale Regler 205 den zweiten Anschlusspunkt 207 und den vierten Anschlusspunkt 209 an, was es den nachgeschalteten Schaltungen erlaubt, Signalabtastdaten aus dem FIFO-Pufferspeicher 201 zu empfangen. Die Signalabtastdaten werden im Addierwerk 204 mit dem DC-Schätzwert, der im Register 203 gespeichert ist, korrigiert.

Die Signalabtastdaten werden aus dem FIFO-Pufferspeicher 201 mit einer höheren Rate ausgelesen, als die neuen Signalabtastdaten empfangen werden, und daher ist der FIFO-Pufferspeicher schnell leer. Die Variable Last cnt wird erhöht, wenn neue Abtastdaten im FIFO-Pufferspeicher 201 eintreffen, und wird verringert, wenn Abtastdaten aus dem FIFO-Pufferspeicher 201 ausgelesen werden. Daher enthält die Variable Last cnt die Anzahl der Abtastdaten, die im FIFO-Pufferspeicher 201 für den laufenden DC-Schätzwert gespeichert sind. Wenn der FIFO-Pufferspeicher 201 leer ist, wird der fünfte Anschlusspunkt 210 auf dem digitalen Regler 205 angehoben.

Wenn in diesem Augenblick der dritte Anschlusspunkt 208 nicht angehoben worden ist, das heißt die automatische Verstärkungsregelung dieselbe Verstärkung für die Verstärkerstufe 102 beibehält, setzt der digitale Regler 205 in einem LEERLAUF-Status 305 fort. Im LEERLAUF-Status 305 hält der digitale Regler 205 den vierten Anschlusspunkt 209 abgesenkt, während der FIFO-Pufferspeicher anzeigt, dass er leer ist, um den nachgelagerten Schaltungen anzuzeigen, dass keine gültigen Daten vorhanden sind. Wenn ein neuer Abtastdatensatz an der Eingabe des FIFO-Pufferspeichers 201 eintrifft, senkt der FIFO-Pufferspeicher 201 den fünften Anschlusspunkt 210 ab und der digitale Regler 205 hebt den vierten Anschlusspunkt 209 an, um das Vorhandensein gültiger Daten anzuzeigen, welche dann aus dem FIFO-Pufferspeicher 201 ohne Verzögerung ausgelesen werden.

Wenn jedoch der dritte Anschlusspunkt 208 gerade dann angehoben wird, während der letzte Abtastdatensatz aus dem FIFO-Pufferspeicher 201 ausgelesen wird, fährt der digitale Regler 205 zum ABSCHÄTZEN-Status 302 fort, um eine neue DC-Abschätzung durchzuführen.

Wenn der dritte Anschlusspunkt 208 hinauf gesetzt wird, während der digitale Regler 205 sich im LEERLAUF-Status 305 befindet, setzt der digitale Regler 205 mit dem ABSCHÄTZEN-Status 302 fort.

Wenn, während der digitale Regler 205 sich im ABLEITEN-Status befindet, der dritte Anschlusspunkt 208 angehoben wird, fährt der digitale Regler 205 in einem LÖSCHEN-Status 306 weiter.

Im LÖSCHEN-Status 306 enthält der FIFO-Pufferspeicher 201 noch Abtastdaten von einem Signal, welches in der Verstärkerstufe 102 unter Verwendung einer ersten Verstärkung, die vorher durch den automatischen Verstärkungsregler eingestellt wurde, verstärkt worden ist. Daher sollte, um die Abtastdaten, die im FIFO-Pufferspeicher 201 gespeichert sind, richtig zu korrigieren, der zu dem Zeitpunkt berechnete DC-Schätzwert, welcher im Register 203 gespeichert ist, verwendet werden. Daher werden die Abtastdaten im FIFO-Pufferspeicher ausgelesen und unter Verwendung des DC-Schätzwerts, der im Register 203 gespeichert ist, korrigiert, während neue Abtastdaten, die am FIFO-Pufferspeicher eintreffen, im FIFO-Pufferspeicher gespeichert werden und durch die DC-Abschätzungsschaltung 202 verwendet werden, um einen neuen DC-Schätzwert zu berechnen. Sobald die "alten" Abtastdaten ausgelesen worden sind, fährt der digitale Regler 205 mit dem ABSCHÄTZEN-Status zum Berechnen eines neuen DC-Schätzwerts fort. Daher werden keine "neuen" Werte ausgelesen, bis ein neuer DC-Schätzwert bereit liegt.

In 4 wird ein schematisches Blockdiagramm einer Vorrichtung gemäß einer anderen bevorzugten Ausführungsform der Erfindung gezeigt. Ähnliche Merkmale in 2 und 4 sind mit denselben Bezugsziffern bezeichnet. Eine Verbesserung zu der Ausführungsform, welche in Bezug auf 2 und 3 beschrieben wurde, ist in 4 gezeigt, wo die anfängliche Schätzung fortlaufend auf den letzten Stand entsprechend den neuen Abtastdaten nach der anfänglichen Abschätzungszeitspanne gebracht wird.

In der Ausführungsform in 4 wurde das Register 203 in 2 durch eine DC-Aktualisierungsschaltung 401 ersetzt und der digitale Regler 205 wurde mit einem sechsten Anschlusspunkt 402 ausgestattet, welcher mit der DC-Aktualisierungsschaltung 401 verbunden ist. Die Funktion der Ausführungsform in 4 ist dieselbe wie jene der Ausführungsform, die in Verbindung mit 2 und 3 in Bezug auf die Berechnung eines anfänglichen DC-Schätzwerts beschrieben ist.

Während der Berechnung des anfänglichen DC-Schätzwerts wird der sechste Anschlusspunkt 402 durch den digitalen Regler 205 abgesenkt gehalten. Sobald ein anfänglicher DC-Schätzwert berechnet worden ist, setzt der digitale Regler 205 mit dem LADEN-Status 303 fort und der berechnete DC-Schätzwert wird in die DC-Aktualisierungsschaltung 401 geladen. Der digitale Regler setzt dann mit dem LEERLAUF-Status 305 fort und der sechste Anschlusspunkt 402 wird hoch gehalten. Im LEERLAUF-Status 305 empfängt die DC-Aktualisierungsschaltung 401 hereinkommende Abtastdaten und berechnet fortlaufend einen auf den neuesten Stand gebrachten DC-Schätzwert, welcher beim Korrigieren der Signalabtastdaten vom FIFO-Pufferspeicher 201 verwendet wird.

Ein geeigneter Algorithmus zum Aktualisieren des DC-Schätzwerts in der DC-Aktualisierungsschaltung 401 besteht darin, ein Rekursivfilter mit Differenzgleichung einzusetzen: y(n) = áx(n) + (1 – á)y(n – 1) wobei á ein kleiner Wert ist, typischerweise eine negative Potenz von 2, z.B. 1/8, 1/16. Der Wert ist so gewählt, um einen geeigneten Kompromiss zwischen Schätzgenauigkeit und Konvergenzzeit beim optimalen Schätzwert bereit zu stellen.

Der sechste Anschlusspunkt wird im ABLEITEN-Status 304 ebenfalls hoch gehalten. Es ist daher möglich, eine geringe Anzahl von Abtastdaten für den ersten DC-Schätzwert zu verwenden und dann kontinuierlich die Schätzung zu verbessern, wenn neue Abtastdaten eintreffen.

Es kann nicht bei allen Systemen möglich sein zu garantieren, dass keine Verstärkungsveränderung während einer DC-Abschätzung auftritt. Zum Beispiel kann eine anfängliche DC-Abschätzung notwendig sein, wenn Rücksetzen auf dem Erfassen der Signalenergie bleibt, was schnell durch eine Verstärkungsveränderung abgelöst wird, um das Signal in einen geeigneten Arbeitsbereich zu bringen. In solch einem Fall ist es wünschenswert, wenn man in der Lage ist, eine laufende DC-Abschätzung zu unterbrechen und eine Schätzung zu beginnen, während die Abtastdaten, die mit der unterbrochenen Abschätzung in Verbindung stehen, ausgelesen werden, wobei die beste Abschätzung verwendet wird, die mit den verfügbaren Abtastdaten erstellt werden konnte.

In 5 wird ein Statusdiagramm zum Ausführen eines Verfahrens gemäß einer anderen bevorzugten Ausführungsform der Erfindung gezeigt. Ähnliche Merkmale in 3 und 5 sind mit den selben Bezugsziffern bezeichnet.

Der einzige Unterschied zwischen der Ausführungsform, die in Verbindung mit 3 beschrieben wurde, und der vorliegenden Ausführungsform besteht in der Einführung eines UNTERBRECHEN-Zustands 501. Dies erlaubt dem automatischen Verstärkungsregler, den dritten Anschlusspunkt 208 während einer laufenden DC-Abschätzung anzuheben. Wenn dies geschieht, geht der digitale Regler in den Status UNTERBRECHEN 501 über. Eine Variable Last cnt wird auf die Anzahl der Abtastdaten gesetzt, die während der unterbrochenen Abschätzung gespeichert wurden, und der bis zu diesem Zeitpunkt berechnete DC Schätzwert wird in das Register 203 oder in die DC-Aktualisierungsschaltung 401 geladen. Der digitale Regler setzt mit dem LÖSCHEN-Status 306 fort, wo die Abtastdaten, welche im FIFO-Pufferspeicher 201 gespeichert sind, ausgelesen werden und mit dem unterbrochenen DC-Schätzwert korrigiert werden.

Es ist eine tatsächliche Verbesserung zur unterbrechbaren Ausführungsform in 5, um eine willkürliche Anzahl von Unterbrechungen zu unterstützen. Die einzelne Variable Last cnt und der einzelne Wert für die letzte vorgenommene DC-Abschätzung kann durch FIFO-Pufferspeicher ersetzt werden, die eine willkürliche Anzahl von DC-Abschätzungen und dazu gehörige Werte von Last cnt speichern können.

Beim Eintreten in den UNTERBRECHEN- oder LADEN-Status wird der vorliegende DC-Schätzwert in den DC-Abschätzungs-FIFO geladen und die Anzahl der Abtastdaten, die diesem DC-Schätzwert angehören, wird im Last-cnt-FIFO gespeichert. Die richtige Anzahl von Abtastdaten, die mit jedem DC-Schätzwert in Verbindung stehen, können dann ausgelesen werden, wo dann an diesem Punkt ein neuer DC-Schätzwert und ein neuer Wert für Last cnt aus den FIFOs ausgelesen werden können, bis keine weiteren Abschätzungen und zugehörigen Abtastdaten zurückbleiben.

In Situationen, wo die maximale Anzahl der Unterbrechungen nicht im Vorhinein bekannt ist, und um zusätzliche Robustheit bereit zu stellen, ist es möglich, einen weiteren FEHLER-Status hinzu zu fügen, der eintritt, wenn mehr als die Anzahl der unterstützten Unterbrechungen an DC-Abschätzungen auftritt. Im FEHLER-Status ist die Ausgabe des FIFO-Pufferspeichers freigegeben und Abtastdaten werden gelesen, bis keine weiteren Daten im FIFO-Pufferspeicher, welcher die Abtastdaten speichert, gespeichert sind. Es kann auch wünschenswert sein, die fortlaufende Aktualisierung der DC-Abschätzung zu ermöglichen. Der FEHLER-Status wird durch Übergang in LEERLAUF verlassen, wenn der FIFO-Pufferspeicher, welcher Abtastdaten aufweist, leer ist.

Es ist offensichtlich, dass die Erfindung in einer Vielzahl von Wegen abgeändert werden kann. Solche Abänderungen dürfen nicht als ein Verlassen des Umfangs der Erfindung betrachtet werden.

Auch wenn einige Ausführungsformen der Erfindung unter Verwendung einer Hardware-Terminologie beschrieben worden sind, ist es für einen Fachmann auf diesem Gebiet der Technik offensichtlich, dass die Funktionalität in Software umgesetzt werden kann. In jenem Fall können die Anschlusspunkte, auf die oben Bezug genommen wird, boolesche Variablen oder Software-Signale sein.

Es ist zum Beispiel allgemein üblich in Signalverarbeitungssystemen, eine Mehrzahl von Taktgebern einzusetzen, z.B. wenn Oversampling von Analog-zu-digital-Wandlern mit nachfolgendem digitalen Downsampling eingesetzt wird. Durch das Verwenden des "Daten-gültig"-Signals, um das Taktsignal an nachfolgende Verarbeitungsfunktionen zu leiten, kann der Energieverbrauch nahe jenem eines Systems gehalten werden, das auf eine geringere Sampling-Rate getaktet ist.

Die Erfindung wurde für den Zweck der DC-Abschätzung und Kompensation beschrieben; jedoch kann jedes andere unechte Signal zum Zwecke der Kompensation abgeschätzt werden oder viele andere Arten der Abschätzung können durchgeführt werden, z.B. Kanalabschätzung, Frequenz-Offset-Abschätzung usw.

Alle solche Modifikationen, wie sie sich offensichtlich für einen Fachmann auf diesem Gebiet darstellen, werden als im Umfang der angeschlossenen Ansprüche enthalten betrachtet.


Anspruch[de]
Vorrichtung zum Ausführen von DC-Abschätzung eines empfangenen Signals und von DC-Korrektur des empfangenen Signals, wobei die Vorrichtung eine automatische Verstärkungsregelungsschaltung umfasst, die angeordnet ist, um die Verstärkung einer Verstärkerstufe in Abhängigkeit von der Stärke des empfangenen Signals zu verändern,

umfassend

– einen FIFO-Pufferspeicher, welcher mit einem Eingang und einem Ausgang bereit gestellt ist, wo der Eingang mit der Verstärkerstufe zum Empfangen des Signals gekoppelt ist,

– eine DC-Abschätzungsschaltung, welche mit der Verstärkerstufe gekoppelt und bereit gestellt ist, um eine Abschätzung des DC-Anteils im Signal durchzuführen, wobei die DC-Abschätzungsschaltung des Weiteren mit dem Ausgang des FIFO-Pufferspeichers verbunden und bereit gestellt ist, um die DC-Abschätzung vom Signal auf dem Ausgang vom FIFO-Pufferspeicher kommend zu subtrahieren, und

– einen digitaler Regler, welcher mit dem FIFO-Pufferspeicher und der DC-Abschätzungsschaltung gekoppelt ist, wobei der digitale Regler bereit gestellt ist, um den FIFO-Pufferspeicher so zu regeln, um die hereinkommenden Abtastdaten zu speichern und Ausgaben aus dem FIFO-Pufferspeicher während einer Periode zu verhindern, wenn die DC-Abschätzungsschaltung die DC-Abschätzung berechnet,

– wobei die Verstärkerstufe vorgesehen ist, um mit einem Analogsignal zu arbeiten, und

– die Vorrichtung des Weiteren einen Analog-Digital-Wandler zum Umwandeln des verstärkten Analogsignals in ein Digitalsignal aufweist, und

– der Analog-Digital-Wandler mit dem FIFO-Pufferspeicher und der DC-Abschätzungsschaltung gekoppelt ist, und

– der First-In-First-Out-Pufferspeicher und die DC-Abschätzungsschaltung bereit gestellt sind, um Abtastdaten vom digitalen Signal mit einer ersten Rate zu empfangen, und der FIFO-Pufferspeicher bereitgestellt ist, um Abtastdaten am Ausgang mit einer zweiten Rate anzulegen, und wobei die zweite Rate höher als die erste Rate ist.
Vorrichtung nach Anspruch 1, wobei

– die Vorrichtung ein Register zum Speichern einer DC-Abschätzung aufweist,

– wobei das Register mit einem ersten Anschlusspunkt auf dem digitalen Regler und mit der DC-Abschätzungsschaltung gekoppelt ist,

– der digitale Regler bereit gestellt ist, um den ersten Anschlusspunkt anzuheben, um das Register anzuweisen, einen DC-Schätzwert von der DC-Abschätzungsschaltung zu laden und zu speichern,

– das Register des Weiteren mit dem Ausgang des FIFO-Pufferspeichers gekoppelt und bereit gestellt ist, um den Wert der gespeicherten DC-Abschätzung von der Ausgabe aus dem FIFO-Pufferspeicher zu subtrahieren.
Vorrichtung nach einem der Ansprüche 1 oder 2, wobei

– der digitale Regler einen zweiten Anschlusspunkt aufweist, welcher mit dem FIFO-Pufferspeicher gekoppelt ist,

– der digitale Regler bereit gestellt ist, um den Anschlusspunkt anzuheben, um dem FIFO-Pufferspeicher zu erlauben, Signale am Ausgang anzulegen, und den zweiten Anschlusspunkt abfallen zu lassen, um den FIFO-Pufferspeicher daran zu hindern, Signale an den Ausgang anzulegen
Vorrichtung nach einem der Ansprüche 1–3, wobei

– der digitale Regler einen dritten Anschlusspunkt aufweist, welcher mit der automatischen Verstärkungsregelung gekoppelt ist,

– die automatische Verstärkungsregelung bereit gestellt ist, um den dritten Anschlusspunkt anzuheben, wenn die automatische Verstärkungsregelung die Verstärkung für die Verstärkerstufe verändert hat.
Vorrichtung nach Anspruch 4, wobei

– der digitale Regler bereit gestellt ist, um den zweiten Anschlusspunkt abfallen zu lassen und die Anzahl der Abtastdaten, die durch die DC-Abschätzungsschaltung empfangen werden, zu zählen, wenn der dritte Anschlusspunkt angehoben ist,

– der digitale Regler des Weiteren bereit gestellt ist, um den ersten Anschlusspunkt anzuheben und danach den zweiten Anschlusspunkt anzuheben, wenn die DC-Abschätzungsschaltung eine vorbestimmte Anzahl von Abtastdaten empfangen hat.
Vorrichtung nach einem der Ansprüche 1–5, wobei

– die DC-Abschätzungsschaltung bereit gestellt ist, um fortlaufend neue DC-Abschätzungen zu berechnen, nachdem eine erste DC-Abschätzung berechnet worden ist, und vorgesehen ist, um die neue DC-Abschätzung zu verwenden, wenn nachfolgende Abtastdaten korrigiert werden.
Verfahren zum Berechnen einer DC-Abschätzung eines Signals und Korrigieren des Signals unter Verwendung der DC-Abschätzung umfassend eine automatische Verstärkungsregelungsfunktion, wobei die automatische Verstärkungsregelungsfunktion die Verstärkung einer Verstärkerstufe zum Verstärken des Signals regelt,

umfassend die Schritte

– Empfangen von Abtastdaten des verstärkten Signals mit einer ersten Rate,

– Berechnen einer Abschätzung eines DC-Anteils im verstärkten Signal durch

a) Empfangen einer Anzahl von Abtastdaten des verstärkten Signals und Berechnen einer Abschätzung eines DC-Anteils unter Verwendung einer Funktion F(n),

b) Speichern von mindestens der Anzahl von empfangenen Abtastdaten in einem FIFO-Pufferspeicher während der Berechnung der Abschätzung des DC-Anteils,

c) Auslesen der Abtastdaten aus dem FIFO-Pufferspeicher, wenn die Berechnung abgeschlossen ist, mit einer zweiten Rate, wobei die zweite Rate höher ist als die erste Rate, und

– Korrigieren der Abtastdaten, welche aus dem FIFO-Pufferspeicher ausgelesen werden, durch Subtrahieren der DC-Abschätzung von den Abtastdaten, welche vom FIFO-Pufferspeicher ausgegeben werden.
Verfahren nach Anspruch 7, umfassend den weiteren Schritt:

– dass der Schritt des Auslesens von Abtastdaten aus dem FIFO-Pufferspeicher mit der zweiten Rate ausgeführt wird, wenn der FIFO-Pufferspeicher Abtastdaten enthält, welche während der Berechnung der DC-Abschätzung gespeichert wurden, und das Auslesen der Abtastdaten anderenfalls mit der ersten Rate ausgeführt wird.
Verfahren nach Anspruch 7, umfassend die weiteren Schritte:

– Laden eines Registers mit dem berechneten DC-Schätzwert, wenn die Berechnung abgeschlossen ist, und

– Verwenden des DC-Schätzwerts, welcher im Register gespeichert ist, im Schritt des Korrigierens der Abtastdaten aus dem FIFO-Pufferspeicher.
Verfahren nach Anspruch 7, umfassend die weiteren Schritte:

– Verhindern des Auslesens der Abtastdaten aus dem FIFO-Pufferspeicher, wenn die Berechnung einer DC-Abschätzung gerade abläuft, und

– Zulassen des Auslesens der Abtastdaten aus dem FIFO-Pufferspeicher, wenn die Berechnung einer DC-Abschätzung nicht gerade abläuft.
Verfahren nach Anspruch 7, umfassend die weiteren Schritte:

– Empfangen einer Anzeige von der automatischen Verstärkungsregelungsfunktion, dass die Verstärkung für die Verstärkerstufe sich verändert hat, und

– Ausführen des Schritts des Berechnens einer Abschätzung eines DC-Anteils beim Empfangen der Anzeige von der automatischen Verstärkungsregelung.
Verfahren nach Anspruch 11, umfassend den weiteren Schritt:

– dass, wenn eine Anzeige von der automatischen Verstärkungsregelungsfunktion empfangen wird, dass die Verstärkung für die Verstärkerstufe sich verändert hat, während der FIFO-Pufferspeicher noch Abtastdaten hält, welche während einer vorhergehenden Berechnung einer DC-Abschätzung gespeichert wurden, die Abtastdaten, welche im FIFO-Pufferspeicher gespeichert sind, aus dem FIFO-Pufferspeicher ausgelesen und unter Verwendung der vorher berechneten DC-Abschätzung korrigiert werden.
Verfahren nach Anspruch 7, umfassend die weiteren Schritte:

– dass der Schritt des Berechnens einer DC-Abschätzung in einem anfänglichen Stadium durchgeführt wird, wenn keine DC-Abschätzung verfügbar ist, und

– Verwenden von Eingabeabtastdaten um kontinuierlich die DC-Abschätzung zu aktualisieren, während es zulässig ist, Abtastdaten aus dem FIFO-Pufferspeicher auszulesen, und Verwenden der aktualisierten DC-Abschätzung, um Abtastdaten zu korrigieren, welche vom FIFO-Pufferspeicher nach der Berechnung einer anfänglichen DC-Abschätzung ausgegeben werden.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com