PatentDe  


Dokumentenidentifikation DE10318771B4 27.12.2007
Titel Integrierte Speicherschaltung mit einer Redundanzschaltung sowie ein Verfahren zum Ersetzen eines Speicherbereichs
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Beer, Peter, 82327 Tutzing, DE
Vertreter Wilhelm & Beck, 80639 München
DE-Anmeldedatum 25.04.2003
DE-Aktenzeichen 10318771
Offenlegungstag 25.11.2004
Veröffentlichungstag der Patenterteilung 27.12.2007
Veröffentlichungstag im Patentblatt 27.12.2007
IPC-Hauptklasse G11C 29/24(2006.01)A, F, I, 20070719, B, H, DE

Beschreibung[de]

Die Erfindung betrifft eine integrierte Speicherschaltung mit einer Redundanzschaltung zum Ersetzen eines Speicherbereichs mit einer Adresse durch einen der Redundanzschaltung zugeordneten redundanten Speicherbereich. Die Erfindung betrifft weiterhin ein Verfahren zum Ersetzen eines Speicherbereichs mit einer Adresse durch einen redundanten Speicherbereich in einer integrierten Speicherschaltung.

Eine integrierte Speicherschaltung, insbesondere eine DRAM-Speicherschaltung, ist nach ihrer Herstellung in der Regel nicht fehlerfrei, d. h. über den gesamten Speicherbaustein hinweg sind fehlerhafte Speicherzellen vorhanden, so dass diese Speicherbausteine so nicht verwendet werden können. Um die Ausbeute der integrierten Speicherschaltungen nach der Produktion zu erhöhen, werden zusätzlich zu den Speicherbereichen redundante Speicherbereiche in den integrierten Speicherschaltungen vorgesehen.

Nach der Herstellung wird die gesamte integrierte Speicherschaltung einschließlich der redundanten Speicherbereiche getestet. Die dabei als fehlerhaft erkannten Speicherbereiche werden durch redundante Speicherbereiche ersetzt. Dies erfolgt mit Hilfe von Redundanzschaltungen, die jeweils einem der redundanten Speicherbereiche zugeordnet sind.

Die Redundanzschaltungen weisen in der Regel mehrere Fuse-Speicherelemente auf, in die die Adresse des Speicherbereiches hineingeschrieben werden kann, der durch den zugeordneten redundanten Speicherbereich ersetzt werden soll. Die Fuse-Speicherelemente werden üblicherweise mit Hilfe von Laser-Fuses gebildet, die mit einem entsprechend zugeordnetem Latch verbunden sind. Die Laser-Fuses werden mit Hilfe eines Laserstrahls in einem Laser-Trimming-Prozess zum Einstellen der zu ersetzenden Adressen der Speicherbereiche, die ersetzt werden sollen, durchtrennt.

Die Laser-Fuse stellen ursprünglich elektrisch leitende Verbindungsleitungen dar, die mit Hilfe des Laserstrahls verdampft werden, so dass eine zuvor elektrisch leitende Verbindung unterbrochen wird. Die zu ersetzende Adresse wird also so eingestellt, dass für die Laser-Fuses der Fuse-Speicherelemente entschieden wird, welche der Laser-Fuses durchtrennt und welche der Laser-Fuses unverändert beibehalten werden.

Die Laser-Fuses sind nur vor dem Einhäusen der integrierten Speicherschaltungen zugänglich. D. h. nur nach einem Frontend-Test, d. h. einem Testen der integrierten Speicherschaltungen auf Waferebene, können Einstellungen mit Hilfe des Laser-Trimming-Verfahrens in die Fuse-Speicherelemente hineingeschrieben werden. Sobald die integrierten Speicherschaltungen vereinzelt sind und in das endgültige Gehäuse eingebaut sind, sind die Laser-Fuses nicht mehr zugänglich. Üblicherweise wird deshalb nur ein Reparaturvorgang der integrierten Speicherschaltungen unmittelbar nach dem Frontend-Test auf Waferebene durchgeführt.

Es gibt jedoch Fälle, in denen mehrere Reparaturschritte durchgeführt werden. Zum einen können die integrierten Speicherschaltungen bei dem so genannten "known good die"-Geschäft unverpackt oder noch auf dem Wafer befindlich an den Kunden geliefert werden. In diesem Fall findet der Burn-in (d. h. das Voraltern) mit dem nicht eingehäusten, integrierten Speicherschaltungen statt. Nach oder während des Burn-in-Vorgangs findet in der Regel ein weiterer Funktionstest der integrierten Speicherschaltung statt, bei dem unter Umständen weitere Fehler auftreten können.

Da die integrierten Schaltungen in diesem Fall weiterhin für einen Laser-Trimming-Prozess zugänglich sind, können dann weitere Reparaturschritte folgen. Wird bei dem Testvorgang nach dem Burn-in-Vorgang festgestellt, dass ein redundanter Speicherbereich, der zum Ersetzen eines fehlerhaften Speicherbereiches verwendet worden ist, ebenfalls einen Fehler aufweist, kann üblicherweise durch ein Deaktivierungs-Fuse-Speicherelement das Ersetzen des herkömmlichen Speicherbereiches durch den redundanten fehlerhaften Speicherbereich rückgängig gemacht werden, indem das Deaktivierungs-Fuse-Speicherelement verändert wird, d. h. die zugehörige Laser-Fuse wird durchtrennt, und der zu ersetzende fehlerhafte Speicherbereich anschließend durch einen anderen nicht fehlerhaften redundanten Speicherbereich ersetzt wird.

Zum anderen werden die Laser-Fuses in Zukunft durch elektrische Fuses (E-Fuses) ersetzt. Die E-Fuses haben den Vorteil, dass sie auch nach dem Einhäusen noch programmiert werden können, so dass bei Auftreten eines Fehlers in einem Back-end-Testvorgang, also bei einem Testvorgang nach einem Einhäusen, ein erneuter Reparaturschritt durchgeführt werden kann.

Es ergibt sich aus den mehreren Reparaturschritten das Problem, dass das Ersetzen des fehlerhaften Speicherbereiches durch den fehlerhaften redundanten Speicherbereich rückgängig gemacht werden muss, wenn bei einem nachfolgenden Reparaturschritt ein Fehler auf einem redundanten Speicherbereich auftritt, der bereits für eine Reparatur eines fehlerhaften Speicherbereichs verwendet worden ist. Dazu sind, wie oben beschrieben, üblicherweise für jede Redundanzschaltung ein Deaktivierungs-Fuse-Speicherelement vorgesehen, das, wenn es dauerhaft in seinem Zustand verändert wird, das Ansprechen des fehlerhaften redundanten Speicherbereiches blockiert, wenn die zu ersetzende Adresse angelegt ist.

Das dazu vorgesehene Deaktivierungs-Fuse-Speicherelement muss für jeden der redundanten Speicherbereiche vorgesehen werden und benötigt unabhängig von der Ausbildung als Laser-Fuse-Speicherelement oder als E-Fuse-Speicherelement eine nicht unwesentliche Fläche.

Aus der Druckschrift US 5,621,691 ist eine integrierte Speicherschaltung mit einer Redundanzschaltung zum Ersetzen eines durch eine Spalte adressierbaren Speicherbereichs mit einer Adresse durch einen der Redundanzschaltungen zugeordneten Speicherbereich bekannt. Diese Redundanzschaltung weist ein oder mehrere Fuse-Speicherelemente auf, in denen die Adresse des Speicherbereichs einstellbar ist, der durch den redundanten Speicherbereich ersetzt werden soll. Zum Einstellen der Adresse kann jedes der Fuse-Speicherelemente auf einen ersten Zustand einstellbar sein, nachdem das jeweilige Fuse-Speicherelement unverändert belassen oder auf einen zweiten Zustand eingestellt wird, auf den das jeweilige Fuse-Speicherelement dauerhaft verändert wird. Die Redundanzschaltung weist ein Aktivierungsfuse-Speicherelement zum Aktivieren der in den Fuse-Speicherelementen gespeicherten Adressen auf, so dass der Speicherbereich durch den redundanten Speicherbereich ersetzt wird.

Aus der Druckschrift DE 199 54 346 A1 ist eine Speichereinrichtung mit Vergleichseinheit bekannt, die sich während des Testens der Speichereinrichtung in einen Zustand versetzen lassen, der sich von dem Zustand, den die Vergleichseinheiten während des normalen Betriebs der Speichereinrichtung innehaben, unterscheidet.

Aus der Druckschrift DE 101 26 301 A1 ist ein Speicherbaustein entnehmbar, bei dem Speicherzellen zum Überprüfen in einen Zustand vor einer Reparatur versetzt werden. Dadurch werden die als defekt erkannten Speicherzellen trotz des Vorsehens von Ersatzspeicherzellen angesteuert. Damit ist eine Überprüfung der Funktionsfähigkeit des Speicherbausteins nach der Durchführung des Reparaturverfahrens möglich.

Es ist Aufgabe der vorliegenden Erfindung, die Fläche, die aufgrund der Deaktivierungs-Fuse-Speicherelemente benötigt wird, zu reduzieren.

Diese Aufgabe wird durch die integrierte Speicherschaltung nach Anspruch 1 sowie durch das Verfahren nach Anspruch 6 gelöst.

Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Gemäß einem ersten Aspekt der vorliegenden Erfindung ist eine integrierte Speicherschaltung mit einer Redundanzschaltung zum Ersetzen eines Speicherbereichs mit einer Adresse durch einen der Redundanzschaltung zugeordneten redundanten Speicherbereich vorgesehen. Die Redundanzschaltung weist ein oder mehrere Fuse-Speicherelemente auf, in denen die Adresse des Speicherbereichs codierbar ist, der durch den redundanten Speicherbereich ersetzt werden soll. Zum Einstellen der Adresse weist jedes der Fuse-Speicherelemente anfänglich einen ersten Zustand auf und ist auf einen zweiten Zustand einstellbar, indem ein Fuse-Element des jeweiligen Fuse-Speicherelementes dauerhaft verändert wird. Die Redundanzschaltung weist weiterhin ein Aktivierungs-Fuse-Speicherelement zum Aktivieren der in den Fuse-Speicherelementen gespeicherten Adresse auf. Auf diese Weise kann der Speicherbereich durch den redundanten Speicherbereich ersetzt werden, wenn die entsprechende Adresse des Speicherbereiches an einen Adressbus angelegt wird.

Erfindungsgemäß ist ein Deaktivierungs-Speicherelement vorgesehen, um ein Ersetzen des Speicherbereiches mit der Adresse durch den redundanten Speicherbereich zu erlauben oder zu verhindern. Das Deaktivierungs-Speicherelement ist so mit den Fuse-Speicherelementen verbunden, um ein Ersetzen des Speicherbereiches mit der Adresse durch den redundanten Speicherbereich zu verhindern, wenn jedes der Fuse-Speicherelemente dauerhaft verändert wurde, d. h. auf den zweiten Zustand eingestellt worden ist.

Das erfindungsgemäße Verfahren ermöglicht es, das Deaktivierungs-Speicherelement lediglich als einfaches Speicherelement, z. B. als Latch auszubilden, wobei ein Vorsehen einer Laser-Fuse bzw. einer E-Fuse zur Realisierung des Deaktivierungs-Fuse-Speicherelements vermieden werden kann. Dadurch kann Chipfläche eingespart werden. Trotzdem ist die Funktionalität nicht wesentlich eingeschränkt, da nach einem in einem Back-end-Testvorgang erkannten Fehler in einem zum Ersetzen eines fehlerhaften Speicherbereichs verwendeten redundanten Speicherbereich dieser redundante Speicherbereich wieder ausgeschaltet werden kann, so dass der fehlerhafte zu ersetzende Speicherbereich durch einen anderen redundanten Speicherbereich ersetzt werden kann. Um das üblicherweise zum Korrigieren einer fehlerhaften Ersetzung eines Speicherbereiches vorgesehene Deaktivierungs-Fuse-Speicherelement einzusparen, ist nun vorgesehen, dass mit Hilfe des Deaktivierungs-Speicherelementes ein Deaktivierungszustand gespeichert wird, so dass bei dem Deaktivierungszustand der redundante Speicherbereich nicht mit der in den Fuse-Speicherelementen codierten Adresse adressiert werden kann.

Dazu ist vorzugsweise das Deaktivierungs-Speicherelement über ein Nicht-Oder-Gatter mit den Fuse-Speicherelementen verbunden, so dass in dem Deaktivierungs-Speicherelement der Deaktivierungszustand gespeichert wird, wenn jedes der Fuse-Speicherelemente dauerhaft verändert worden ist, d. h. auf den zweiten Zustand eingestellt worden ist. Das Deaktivierungs-Speicherelement ist mit einer Blockierschaltung verbunden, um gemäß dem Deaktivierungszustand ein Adressieren des redundanten Speicherbereichs mit der Adresse zu blockieren.

Vorzugsweise weist eines der Fuse-Speicherelemente eine Laser-Fuse und ein Latch auf, wobei das Latch einen ersten Zustand aufweisen kann, wenn die Laser-Fuse nicht durchtrennt ist und einen zweiten Zustand aufweist, wenn die Laser-Fuse durchtrennt ist.

Alternativ dazu kann eines der Fuse-Speicherelemente eine elektrische Fuse und ein Latch aufweisen, wobei das Latch einen ersten Zustand aufweisen kann, wenn die elektrische Fuse nicht leitend ist und einen zweiten Zustand aufweist, wenn die elektrische Fuse leitend ist.

Durch die Codierung einer Adresse in den Fuse-Speicherelementen, zum Blockieren des Ersetzens des fehlerhaften Speicherbereichs, ist es nicht möglich, den Speicherbereich mit der codierten Adresse durch eine solche Redundanzschaltung zu ersetzen.

Damit ein Ersetzen eines fehlerhaften Speicherbereichs durch einen redundanten Speicherbereich auch bei der codierten Adresse des Speicherbereichs durchgeführt werden kann, weist die integrierte Speicherschaltung eine weitere Redundanzschaltung auf. Die weitere Redundanzschaltung ist einem weiteren redundanten Speicherbereich zugeordnet und umfasst ein weiteres Deaktivierungs-Speicherelement, das als Deaktivierungs-Fuse-Speicherelement ausgebildet ist. Das Deaktivierungs-Fuse-Speicherelement ist wie schon bei dem Stand der Technik üblich, so ausgebildet, dass gemäß einem dauerhaften Verändern oder Nicht-Verändern der Einstellung des weiteren Deaktivierungs-Fuse-Speicherelementes ein Ersetzen des Speicherbereichs durch den weiteren redundanten Speicherbereich zugelassen oder verhindert wird. Auf diese Weise kann auch ein fehlerhafter Speicherbereich an einer Adresse ersetzt werden, die in den Fuse-Speicherelementen so codiert ist, dass jedes der Fuse-Speicherelemente dauerhaft verändert ist.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Verfahren zum Ersetzen eines Speicherbereichs mit einer Adresse durch einen redundanten Speicherbereich in einer integrierten Speicherschaltung vorgesehen. Es sind eine oder mehrere Fuse-Speicherelemente vorgesehen, in denen die Adresse des Speicherbereichs einstellbar ist, der durch den redundanten Speicherbereich ersetzt werden soll. Zum Einstellen der Adresse wird jedes der Fuse-Speicherelemente auf einen ersten Zustand eingestellt, indem das jeweilige Fuse-Speicherelement unverändert belassen wird, oder auf einen zweiten Zustand eingestellt, indem das jeweilige Fuse-Speicherelement dauerhaft verändert wird. Ein Aktivierungs-Fuse-Speicherelement zum Aktivieren der in den Fuse-Speicherelementen gespeicherten Adresse ist vorgesehen, so dass der durch die Adresse adressierte Speicherbereich durch den redundanten Speicherbereich ersetzt wird. Gemäß einem Deaktivierungssignal wird ein Ersetzen des Speicherbereichs mit der Adresse durch den redundanten Speicherbereich zugelassen oder verhindert, wobei das Deaktivierungssignal ein Ersetzen des Speicherbereichs mit der Adresse durch den redundanten Speicherbereich verhindert, wenn jedes der Fuse-Speicherelemente dauerhaft verändert wurde. Dadurch, dass das Deaktivierungssignal aus den Inhalten der Fuse-Speicherelemente generiert wird, kann das Vorsehen eines Deaktivierungs-Fuse-Speicherelements für jeden der redundanten Speicherbereiche vermieden werden.

Eine bevorzugte Ausführungsform der Erfindung wird in Verbindung mit den beigefügten Zeichnungen näher erläutert. Es zeigen:

1 eine Redundanzschaltung für einen redundanten Speicherbereich gemäß dem Stand der Technik; und

2 eine Redundanzschaltung gemäß einer bevorzugten Ausführungsform.

Die Redundanzschaltung nach 1 ist üblicherweise in einem integrierten Speicherbaustein vorgesehen.

Die Redundanzschaltung nach 1 weist Fuse-Speicherelemente 1 auf, die jeweils aus einer Fuse-Schaltung 2 und einem Fuse-Latch 3 gebildet sind.

Die Fuse-Schaltung 2 weist einen ersten p-Kanal-Transistor 4, einen n-Kanal-Transistor 5 und eine Laser-Fuse 6 auf, die in Reihe geschaltet sind. Ein erster Anschluss des p-Kanal-Transistors 4 ist mit einem hohen Versorgungsspannungspotenzial VDD verbunden. Ein zweiter Anschluss des ersten p-Kanal-Transistors 4 ist mit einem ersten Anschluss des n-Kanal-Transistors 5 und ein zweiter Anschluss des n-Kanal-Transistors 5 mit einem ersten Anschluss der Laser-Fuse 6 verbunden. Ein zweiter Anschluss der Laser-Fuse ist mit einem niedrigen Versorgungsspannungspotenzial, vorzugsweise einem Massepotenzial VGND, verbunden. An einen Steuereingang des n-Kanal-Transistors 5 ist ein Setzsignal S anlegbar und an den Steuereingang des ersten p-Kanal-Transistors 4 ein Rücksetzsignal R anlegbar, um das jeweilige Fuse-Latch 3 zurückzusetzen.

Der zweite Anschluss des ersten p-Kanal-Transistors 4 bzw. der erste Anschluss des n-Kanal-Transistors 5 stellt einen Ausgang der Fuse-Schaltung 2 dar, der mit einem Fuse-Latch 3 verbunden ist. Das Fuse-Latch 3 weist im Wesentlichen zwei gegengekoppelte Inverter 7 auf, die einen von dem Ausgang der Fuse-Schaltung 2 vorgegebenen Zustandspegel dauerhaft übernehmen.

Die Laser-Fuse 6 ist typischerweise als eine metallische Leitung ausgebildet, die durch einen Laserstrahl so stark erwärmt werden kann, dass das Metall verdampft bzw. aufschmilzt und die elektrische Verbindung zwischen ihren beiden Anschlüssen durchtrennt ist. D. h., in einem ursprünglichen ersten Zustand stellt die Laser-Fuse eine elektrische Verbindung dar und in einem zweiten Zustand, nach einem Durchtrennen der Laser-Fuse 6 während des Laser-Trimming-Prozesses ist die elektrisch leitende Verbindung getrennt.

Beim Einschalten der integrierten Speicherschaltung oder bei einem Rücksetzen wird das Rücksetzsignal R so lange aktiviert, dass das Fuse-Latch 3 einen definierten Zustand einnimmt, nämlich an seinem ersten Anschluss 8 eine logische „1" und an seinem zweiten Anschluss 9 eine logische „0". Anschließend wird das Setzsignal S aktiviert, so dass der n-Kanal-Transistor 5 durchschaltet und je nach Zustand der Laser-Fuse 6 der Ausgang der Fuse-Schaltung 2 auf das niedrige Versorgungsspannungspotenzial VGND gezogen wird oder nicht. Ist die Laser-Fuse 6 unverändert, so wird der erste Anschluss 8 des Fuse-Latches 3 auf ein Massepotenzial gezogen, so dass eine logische „0" an dem ersten Anschluss 8 des Fuse-Latches 3 anliegt. Folglich liegt an dem zweiten Anschluss des Fuse-Latches 3 eine logische „1" an.

In der dargestellten Schaltung sind vier Fuse-Speicherelemente 1 vorgesehen, die, je nachdem, ob deren jeweilige Laser-Fuses 6 leitend oder nicht leitend vorgesehen sind, an dem zweiten Anschluss des Fuse-Latches 3 eine logische „1" oder eine logische „0" anlegen. Die zweiten Anschlüsse 9 der Fuse-Speicherelemente 1 sind mit einem Adressdecodierer 10 verbunden. Der Adressdecodierer 10 ist mit einem Adressbus 11 verbunden, so dass beim Adressieren des Speicherbausteins die auf dem Adressbus 11 anliegende Adresse gemäß der durch die Fuse-Speicherelemente 1 vorgegebenen Adresse verglichen werden und bei Übereinstimmung einen redundanten Speicherbereich 12, der mit dem Adressdecodierer 10 in Verbindung steht, adressiert. Daten werden dann anstatt aus dem fehlerhaften Speicherbereich aus dem redundanten Speicherbereich 12 ausgegeben oder hinein geschrieben.

Um die durch die Fuse-Speicherelemente 1 vorgegebene Adresscodierung wirksam werden zu lassen, ist ein Aktivierungs-Fuse-Speicherelement 13 vorgesehen, das im Wesentlichen identisch zu den Fuse-Speicherelementen 1 aufgebaut ist. Die Laser-Fuse 6 einer zu der Fuse-Schaltung 2 identischen Aktivierungs-Fuse-Schaltung 14 wird durchtrennt, wenn die in den Fuse-Speicherelementen 1 eingestellte Adresse verwendet werden soll. Das Aktivierungs-Fuse-Speicherelement 13 wird üblicherweise erst nach dem Feststellen, dass die Fuse-Speicherelemente 1 richtig eingestellt worden ist, aktiviert, um die Codierung der Fuse-Speicherelemente 1 wirksam werden zu lassen. In diesem Fall ist eine logische „0" an dem zweiten Anschluss eines Aktivierungs-Fuse-Latches 24 des Aktivierungs-Speicherelementes 13 angelegt.

Wenn in einem zweiten Testvorgang, z. B. einem Back-end-Testvorgang, festgestellt wird, dass der redundante Speicherbereich 12, mit dem ein fehlerhafter Speicherbereich ersetzt werden soll, selbst fehlerbehaftet ist, so muss die in den Fuse-Speicherelementen 1 und in dem Aktivierungs-Fuse-Speicherelement 13 vorgesehene Einstellung so unwirksam gemacht werden, dass bei Anliegen der in den Fuse-Speicherelementen 1 codierten Adresse auf dem Adressbus 11 der redundante Speicherbereich 12 nicht angesprochen wird. Dazu ist ein Deaktivierungs-Fuse-Speicherelement 15 vorgesehen, das im Wesentlichen identisch zu den Fuse-Speicherelementen 1 bzw. identisch zu dem Aktivierungs-Fuse-Speicherelement 13 aufgebaut ist.

Das Deaktivierungs-Fuse-Speicherelement 15 kann nach einem Back-end-Testvorgang so eingestellt werden, dass die Aktivierung der durch die Fuse-Speicherelemente 1 codierten Adresse wieder aufgehoben wird. Dazu ist das Deaktivierungs-Fuse-Speicherelement 15 über einen Inverter 16 mit einem Steuereingang eines zweiten n-Kanal-Transistors 17 verbunden. Ein erster Anschluss des zweiten n-Kanal-Transistors 17 ist mit dem Ausgang der Aktivierungs-Fuse-Schaltung 14 des Aktivierungs-Fuse-Speicherelementes 13 verbunden. Ein zweiter Anschluss des zweiten n-Kanal-Transistors 17 ist mit einem ersten Anschluss eines dritten n-Kanal-Transistors 18 verbunden. Ein zweiter Anschluss des dritten n-Kanal-Transistors 18 ist mit dem niedrigen Versorgungsspannungspotenzial VGND, das einen Low-Zustand für den ersten Anschluss des Aktivierungs-Fuse-Latches 24 des Aktivierungs-Fuse-Speicherelementes 13 vorgibt, verbunden. Ein Steuereingang des n-Kanal-Transistors 18 ist mit einem weiteren Setzsignal SD verbunden. Das weitere Setztsignal SD wird im Wesentlichen so angelegt, dass der p-Kanal-Transistor 4 der Aktivierungs-Fuse-Schaltung 14 des Aktivierungs-Fuse-Speicherelementes 13 und der dritte n-Kanal-Transistor 18 nicht gleichzeitig durchgeschaltet sind. D. h., das weitere Setzsignal SD muss in jedem Fall den Zustand einer logischen „0" aufweisen, um den dritten n-Kanal-Transistor 18 zu sperren, wenn das Rücksetzsignal R an dem p-Kanal-Transistor 4 der Aktivierungs-Fuse-Schaltung 14 anliegt.

Wird die Laser-Fuse 6 des Deaktivierungs-Fuse-Speicherelementes 15 durchtrennt, so liegt an dem ersten Anschluss des entsprechenden Fuse-Latches 3, des Deaktivierungs-Fuse-Speicherelementes 15 ein High-Zustand an, so dass an dem zweiten Anschluss desselben Fuse-Latches 3 ein Low-Pegel anliegt. Dieser Low-Pegel bewirkt einen High-Pegel an dem Steuereingang des zweiten n-Kanal-Transistors 17, so dass der zweite n-Kanal-Transistor 17 durchgeschaltet wird. Sobald das weitere Setzsignal SD ebenfalls einen High-Zustand annimmt, wird das niedrige Versorgungsspannungspotenzial VGND auf den ersten Anschluss des Fuse-Latches 3 des Aktivierungs-Fuse-Speicherelementes 13 geschaltet. Somit nimmt der zweite Anschluss des Aktivierungs-Fuse-Latches 24 des Aktivierungs-Fuse-Speicherelementes 13 einen High-Zustand an, so dass die in den Fuse-Speicherelementen 1 codierte Adresse unwirksam bezüglich der auf dem Adressbus 11 anliegenden Adresse wird.

In 2 ist eine bevorzugte Ausführungsform der Erfindung dargestellt. Die in 2 dargestellte Redundanzschaltung unterscheidet sich von der in 1 dargestellten Redundanzschaltung dadurch, dass die Fuse-Schaltung des Deaktivierungs-Fuse-Speicherelementes 15 eingespart ist. Ansonsten entsprechen gleiche Bezugszeichen gleichen Bauelementen der Schaltung.

Anstelle der Fuse-Schaltung des Deaktivierungs-Fuse-Speicherelementes 15 ist ein Nicht-Oder-Gatter 20 vorgesehen, das mit allen zweiten Anschlüssen der Fuse-Latche 3 der Fuse-Speicherelemente 1 verbunden ist. An einem Ausgang des Nicht-Oder-Gatter 20 wird das Ergebnis der Nicht-Oder-Verknüpfung aller in den Fuse-Speicherelementen 1 eingestellten Zustände angelegt.

Der Ausgang des Nicht-Oder-Gatters 20 ist mit dem ersten Anschluss eines Deaktivierungs-Latches 21 verbunden. Das Deaktivierungs-Latch 21 ist im Wesentlichen identisch zu den Fuse-Latches 3 ausgebildet. Ein zweiter Anschluss des Deaktivierungs-Latches 21 ist über den Inverter 16 mit dem Steuereingang des zweiten n-Kanal-Transistors 17 verbunden.

In einem Front-end-Testvorgang werden also zunächst fehlerhafte Speicherbereiche erkannt und diese durch Durchtrennen der Laser-Fuses 6 der Fuse-Speicherelemente 1 durch den redundanten Speicherbereich 12 ersetzt. Damit die in den Fuse-Speicherelementen 1 codierte Adresse zum Adressieren des redundanten Speicherbereiches 12 führt, wird das Aktivierungs-Fuse-Speicherelement 13 durch Durchtrennen der Laser-Fuse 6 der Aktivierungs-Fuse-Schaltung 14 geschossen, so dass an dem ersten Anschluss des Aktivierungs-Fuse-Latches 24 eine logische „1" und an dem zweiten Anschluss des Aktivierungs-Fuse-Latches eine logische „0" anliegt. Damit weiß der Adressdecodierer 10, dass die in den Fuse-Speicherelementen 1 codierte Adresse verwendet werden soll, so dass die auf dem Adressbus 11 anliegende Adresse 11 mit der codierten Adresse verglichen wird und bei Übereinstimmung anstelle des fehlerhaften Speicherbereiches der redundante Speicherbereich 12 adressiert wird.

Wird in einem zweiten Testvorgang, einem Back-end-Testvorgang, festgestellt, dass der redundante Speicherbereich 12 fehlerhaft ist, so muss zum Reparieren der Speicherschaltung zunächst verhindert werden, dass bei Anliegen der entsprechenden Adresse der fehlerhafte Speicherbereich durch den fehlerhaften redundanten Speicherbereich 12 ersetzt wird. Dies erfolgt vorzugsweise, indem die Aktivierung der codierten Adresse durch das Aktivierungs-Fuse-Speicherelement 13 rückgängig gemacht wird. Dies wird durchgeführt, indem jede Laser-Fuse 6 der Fuse-Schaltungen 2 der Fuse-Speicherelemente 1 durchtrennt wird, so dass an den zweiten Ausgängen 9 der Fuse-Speicherelemente 1 jeweils eine logische „0" anliegt. Diese führen dazu, dass der Ausgang des Nicht-Oder-Gatters 20 auf den Zustand einer logischen „1" gezogen wird, so dass an dem ersten Anschluss des Deaktivierungs-Latches 21 die logische „1" und an dem zweiten Anschluss 23 des Deaktivierungs-Latches 21 eine logische „0" anliegt. Dies führt dazu, dass an dem Steuereingang des zweiten n-Kanal-Transistors 17 eine logische „1" anliegt, so dass der zweite n-Kanal-Transistor 17 leitend wird.

Beim Einschalten oder bei einem Rücksetzen der integrierten Speicherschaltung wird zunächst das Rücksetzsignal R aktiviert, um zunächst die Fuse-Latches 3 in einen definierten Zustand zu bringen. Anschließend wird mit Hilfe des Setzsignales S die durch Durchtrennen oder Nicht-Durchtrennen der Laser-Fuses 6 bewirkten Einstellungen in jeweiligen Fuse-Latches 3 übernommen. Anschließend wird mit dem weiteren Setzsignal SD überprüft, ob alle Laser-Fuses 6 der Fuse-Speicherelemente 1 durchtrennt worden sind, indem das weitere Setzsignal SD kurzzeitig auf einen Low-Zustand gezogen wird. Dadurch wird der dritte n-Kanal-Transistor 18 leitend. Sind alle Laser-Fuses 6 der Fuse-Speicherelemente 1 durchtrennt, so ist auch der zweite n-Kanal-Transistor 17 leitend, so dass ein Low-Pegel an dem ersten Anschluss des Aktivierungs-Fuse-Latches 24 anliegt und der zweite Anschluss des Aktivierungs-Fuse-Latches 24 einen High-Pegel annimmt, und somit die zuvor codierte Einstellung in den Fuse-Speicherelementen 1 unwirksam macht. Auf diese Weise kann eine Deaktivierungs-Fuse-Schaltung eingespart werden, indem sie im Wesentlichen durch ein Nicht-Oder-Gatter 20 ersetzt wird. Dies spart Fläche in der integrierten Schaltung.

Mit der erfindungsgemäßen Redundanzschaltung ist es jedoch nicht möglich, die Adresse, die der Einstellung in den Fuse-Speicherelementen 1 entspricht, bei der jedes der Laser-Fuses 6 geschossen worden ist, mit einem redundanten Speicherbereich 12 zu ersetzen, da eine solche Einstellung als eine Deaktivierung der zuvor aktivierten Einstellung interpretiert wird. Aus diesem Grunde ist in einer integrierten Speicherschaltung mindestens eine weitere Redundanzschaltung vorzusehen, die z. B. im Wesentlichen der Redundanzschaltung nach 1 entsprechen kann. Die weitere Redundanzschaltung umfasst dann eine Deaktivierungs-Fuse-Schaltung. Die weitere Redundanzschaltung wird dann verwendet, um einen fehlerhaften Speicherbereich zu ersetzen, der die Adresse aufweist, die durch die Einstellung der Fuse-Speicherelemente 1, bei der jedes der Laser-Fuses 6 durchtrennt worden ist, entspricht. Auf diese Weise können Fehler in allen Speicherbereichen durch redundante Speicherbereiche ersetzt werden.

Anstelle der Laser-Fuse können auch E-Fuses vorgesehen sein, die jedoch im unveränderten Zustand nicht leitend und im veränderten Zustand, d. h. nach Anlegen einer Durchbruchsspannung, leitend sind. Die Fuse-Speicherelemente können an die Funktion der E-Fuse angepasst werden.


Anspruch[de]
Integrierte Speicherschaltung mit einer Redundanzschaltung zum Ersetzen eines Speicherbereiches mit einer Adresse durch einen der Redundanzschaltung zugeordneten redundanten Speicherbereich (12) in einer integrierten Speicherschaltung, wobei die Redundanzschaltung eine oder mehrere Fuse-Speicherelemente (1) aufweist, in denen die Adresse des Speicherbereichs einstellbar ist, der durch den redundanten Speicherbereich (12) ersetzt werden soll,

wobei zum Einstellen der Adresse jedes der Fuse-Speicherelemente (1) auf einen ersten Zustand einstellbar ist, indem das jeweilige Fuse-Speicherelement (1) unverändert belassen, oder auf einen zweiten Zustand einstellbar ist, indem das jeweilige Fuse-Speicherelement (1) dauerhaft verändert wird,

wobei die Redundanzschaltung ein Aktivierungs-Fuse-Speicherelement (13) zum Aktivieren der in den Fuse-Speicherelemente (1) gespeicherten Adresse aufweist, so dass der Speicherbereich durch den redundanten Speicherbereich (12) ersetzt wird,

gekennzeichnet durch

ein Deaktivierungs-Speicherelement (21), um ein Ersetzen des Speicherbereiches mit der Adresse durch den redundanten Speicherbereich (12) zu erlauben oder zu verhindern,

wobei das Deaktivierungs-Speicherelement (21) so mit den Fuse-Speicherelementen (1) verbunden ist, dass ein Ersetzen des Speicherbereiches mit der Adresse durch den redundanten Speicherbereich (12) verhindert wird, wenn jedes der Fuse-Speicherelemente (1) dauerhaft verändert wurde.
Integrierte Speicherschaltung nach Anspruch 1, wobei das Deaktivierungs-Speicherelement (21) mit einem Ausgang eines Nicht-Oder-Gatters (20) verbunden ist, dessen Eingänge mit den Fuse-Speicherelementen (1) verbunden sind, so dass in dem Deaktivierungs-Speicherelement (21) ein Deaktivierungs-Zustand gespeichert wird, wenn jedes der Fuse-Speicherelemente (1) dauerhaft verändert worden ist, wobei eine Blockierschaltung vorgesehen ist, um gemäß dem Deaktivierungszustand ein Adressieren des redundanten Speicherbereiches (12) mit der Adresse zu blockieren. Integrierte Speicherschaltung nach Anspruch 1 oder 2, wobei eines der Fuse-Speicherelemente (1) eine Laser-Fuse (6) und ein Fuse-Latch (3) aufweist, wobei das Fuse-Latch (3) einen ersten Zustand aufweist, wenn die Laser-Fuse (6) nicht durchtrennt ist, und einen zweiten Zustand aufweist, wenn die Laser-Fuse (6) durchtrennt ist. Integrierte Speicherschaltung nach Anspruch 1 oder 2, wobei eines der Fuse-Speicherelemente (1) eine elektrische Fuse und ein Fuse-Latch (3) aufweist, wobei das Fuse-Latch (3) einen ersten Zustand aufweist, wenn die elektrische Fuse nicht leitend ist, und einen zweiten Zustand aufweist, wenn die elektrische Fuse leitend ist. Integrierte Speicherschaltung nach Anspruch 1 bis 4 mit einer weiteren Redundanzschaltung, die einem weiteren redundanten Speicherbereich zugeordnet ist und deren weiteres Deaktivierungs-Speicherelement als Deaktivierungs-Fuse-Speicherelement ausgebildet ist, um gemäß einem dauerhaften Verändern oder Nicht-Verändern der Einstellung des weiteren Deaktivierungs-Fuse-Speicherelement ein Ersetzen des Speicherbereiches durch den weiteren redundanten Speicherbereich zuzulassen oder zu verhindern. Verfahren zum Ersetzen eines Speicherbereiches mit einer Adresse durch einen redundanten Speicherbereich (12) in einer integrierten Speicherschaltung, wobei eine oder mehrere Fuse-Speicherelemente (1) vorgesehen sind, in denen die Adresse des Speicherbereichs einstellbar ist, der durch den redundanten Speicherbereich (12) ersetzt werden soll,

wobei zum Einstellen der Adresse jedes der Fuse-Speicherelemente (1) auf einen ersten Zustand eingestellt wird, indem das jeweilige Fuse-Speicherelement (1) unverändert belassen, oder auf einen zweiten Zustand eingestellt wird, indem das jeweilige Fuse-Speicherelement (1) dauerhaft verändert wird,

wobei ein Aktivierungs-Fuse-Speicherelement (13) eingestellt wird, so dass die in den Fuse-Speicherelemente (1) gespeicherte Adresse aktiviert wird, so dass der durch die Adresse adressierte Speicherbereich durch den redundanten Speicherbereich (1) ersetzt wird,

dadurch gekennzeichnet,

dass gemäß einem Deaktivierungssignal ein Ersetzen des Speicherbereiches mit der Adresse durch den redundanten Speicherbereich (12) zugelassen oder verhindert wird,

wobei das Deaktivierungssignal generiert wird, wenn jedes der Fuse-Speicherelemente (1) dauerhaft verändert wurde, so dass ein Ersetzen des Speicherbereiches mit der Adresse durch den redundanten Speicherbereich (12) verhindert wird.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com