PatentDe  


Dokumentenidentifikation DE112005003014T5 27.12.2007
Titel Speichermodul Routing
Anmelder Intel Corp., Santa Clara, Calif., US
Erfinder Leddige, Michael, Beaverton, Oreg., US;
Sprietsma, John, Portland, Oreg., US
Vertreter BOEHMERT & BOEHMERT, 28209 Bremen
DE-Aktenzeichen 112005003014
Vertragsstaaten AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW, EP, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR, OA, BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG, AP, BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW, EA, AM, AZ, BY, KG, KZ, MD, RU, TJ, TM
WO-Anmeldetag 21.12.2005
PCT-Aktenzeichen PCT/US2005/046995
WO-Veröffentlichungsnummer 2006071836
WO-Veröffentlichungsdatum 06.07.2006
Date of publication of WO application in German translation 27.12.2007
Veröffentlichungstag im Patentblatt 27.12.2007
IPC-Hauptklasse H05K 1/02(2006.01)A, F, I, 20051221, B, H, DE
IPC-Nebenklasse H05K 1/00(2006.01)A, L, I, 20051221, B, H, DE   H05K 1/18(2006.01)A, L, I, 20051221, B, H, DE   

Beschreibung[de]

Diese Anmeldung steht in Beziehung zu einer Anmeldung mit der Bezeichnung „Memory Module Circuit Board Layer Routing" derselben Erfinder, die mit dieser Anmeldung am selben Tag eingereicht wurde, Anwaltsaktenzeichen 042390.P20944.

TECHNISCHES GEBIET

Die Erfindungen betreffen ein Speichermodulrouting, um den Fehlerkorrekturcode (Error Correcting Code; ECC) und die Nicht-ECC Formfaktor-Kompatibilität aufrecht zu erhalten.

HINTERGRUND

Heutige Computersysteme weisen einen Speicher auf, der typischerweise in einem Speichermodul beinhaltet ist. Ein Speichermodul beinhaltet üblicherweise eine Platine, wie etwa eine gedruckte Leiterplatine (printed circuit board; PCB) mit einer Anzahl von integrierten Schaltkreisen (ICs) oder Chips, die an eine oder mehrere Oberflächen der Platine angeschlossen sind. Die Chips können Speichereinrichtungen sein, um Speicherressourcen für eine Rechnerplattform, wie etwa beispielsweise einen Personal Computer (PC), bereitzustellen. Eine Art von Speichermodul verwendet Dynamic Random Access Memory (DRAM) Chips mit einer Dual Data Rate (DDR). Diese Module können beispielsweise die DRAM Chips als eine Single In-Line Memory Module (SIMM) oder als Dual In-Line Memory Module (DIMM) anordnen.

Die Platine (oder PCB) kann entlang einer Kante einen Anschluss haben, der kompatibel mit einer Anschlussbuchse auf der Hauptplatine zur Eingliederung des Speichermoduls in die Rechnerplattform ist. Eine Art der Technologie, die als DDR2 DIMM bekannt ist, hat einen elektrischen Anschluss mit 240 Pins.

Dual Inline Memory Modules (DIMMs) beinhalten mehrere DRAM Chips, die an den PCB angeschlossen sind. Beispielsweise weisen einige Ausgestaltungen üblicherweise acht DRAM Chips auf, die an die Platine angeschlossen sind. Um eine Fehlerkorrekturcodierung bereitzustellen, wird ein Extrachip (zum Beispiel ein neunter DRAM Chip) hinzugefügt, um Paritätenbitüberprüfung zu implementieren. Jedoch kann das Hinzufügen eines zusätzlichen Chips den Signalleitungen die Schwierigkeit bereiten, sich um die Ecke zu biegen, um Fly-by-Sequenzierung der Chips zu ermöglichen und immer noch an die Dimensionen der existierenden Anschlüsse angepasst zu sein.

DRAM Chips hoher Kapazität, beispielsweise, für die zukünftige Dual Data Rate 3 (DDR3) Technologie, sind ausgelegt, eine Größe zu erreichen, bei der es die herkömmlichen Routingtechniken nicht erlauben, dass neun DRAMs auf einer einzelnen Seite eines 5,25 Inch langen DIMM Moduls angeordnet sind (18 DRAMs bei zwei Seiten). Die physikalische Größe der DRAMs (typischerweise größer als 12,5 mm) kombiniert mit Entstörungskondensatoren und Abschlusswiderständen wird es nicht erlauben, Fehlerkorrekturcode (ECC) Modulen im selben Formfaktor wie nicht-ECC DIMMs zu passen. Fehlerkorrekturcodierungsspeicher ist eine Art von Speicher, der spezielle Schaltkreise zum Überprüfen der Genauigkeit von Daten, während sie in und aus dem Speicher gehen, aufweist. Nicht-ECC Module könne acht DRAM Chips und ECC Module können beispielsweise neun DRAM Chips aufweisen. Werden diese beispielsweise mit der für den DDR3 Befehls- und Adressbus verwendeten Fly-By Topologie kombiniert, ist einfach nicht genug Raum auf der DIMM Platine vorhanden, um den Bus zu steuern.

Die vollständig gepufferte DIMM (FBD) Lösung für dieses Problem war bislang, die Größe des DIMM zu erhöhen. Erhöhen der Formfaktorgröße der DIMM widerspricht den Formfaktortrends und macht es beispielsweise für einen High End Desktop oder einen Low End Server schwer, sowohl Nicht-ECC als ECC DIMMs mit einem Hauptplatinendesign zu unterstützen.

Eine weitere mögliche Lösung für dieses Problem ist es, vier weitere Schichten an jeder Seite der DIMM Platine hinzuzufügen (beispielsweise zwei für das Routing, eine für die Stromversorgung und eine für Masse). Dieses resultiert in einer DIMM Platine mit zehn Schichten.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Die Erfindung wird besser aus der im Folgenden angeführten detaillierten Beschreibung und aus den beiliegenden Zeichnungen einiger Ausgestaltungen der Erfindung verstanden werden, die jedoch nicht als die Erfindung auf die beschriebenen speziellen Ausgestaltungen beschränkend, sondern nur zur Erklärung und für das Verständnis herangezogen werden sollten.

1 stellt ein Nicht-ECC Speichermodul nach einigen Ausgestaltungen der Erfindung dar.

2 stellt ein ECC Speichermodul gemäß einiger Ausführungsbeispiele der Erfindung dar.

3 stellt ein ECC Speichermodul gemäß einiger Ausführungsbeispiele der Erfindung dar, das mit einem Nicht-ECC Speichermodul kompatibel ist.

4 stellt ein Speichermodul nach einigen Ausgestaltungen der Erfindung dar.

5 stellt Schichten eines Speichermoduls gemäß einiger Ausführungsbeispiele der Erfindung dar.

6 stellt Schichten eines Speichermoduls gemäß einiger Ausführungsbeispiele der Erfindung dar.

DETAILLIERTE BESCHREIBUNG

Einige Ausführungsbeispiele der Erfindungen betreffen das Speichermodul Routing, um den Fehlerkorrekturcode (ECC) und die Nicht-ECC Formfaktorkompatibilität aufrecht zu erhalten.

In einigen Ausführungsbeispielen weist eine Speichermodulplatine eine erste Oberfläche auf, die eingerichtet ist, eine erste Mehrzahl von Speichereinrichtungen zu verbinden, eine Mehrzahl von Signalleitungen und einen Befehls- und Adressbus, der an die Signalleitungen angeschlossen ist. Der Befehls- und Adressbus ist von den Signalleitungen geführt und angepasst, um an wenigstens eine der ersten Mehrzahl von Speichereinrichtungen in einer Weise anzuschließen, die nicht erfordert, dass die Befehls- und Adressleitungen sich mehr als annähernd neunzig Grad biegen, bevor sie an wenigstens eine der ersten Mehrzahl von Speichereinrichtungen anschließen.

In einigen Ausgestaltungen weist ein Speichermodul eine Platine mit einer ersten Oberfläche, einer ersten Mehrzahl von Speichereinrichtungen, die an die an die erste Oberfläche angeschlossen sind, eine Mehrzahl von Signalleitungen und einen Befehls- und Adressbus, der an die Signalleitungen angeschlossen ist, auf. Der Befehls- und Adressbus ist von den Signalleitungen geführt und angepasst, um an wenigstens eine der ersten Mehrzahl von Speichereinrichtungen in einer Weise anzuschließen, die nicht erfordert, dass sich die Befehls- und Adressbusleitungen mehr als annähernd neunzig Grad biegen, bevor sie an wenigstens eine der ersten Mehrzahl von Speichereinrichtungen anschließen.

In einigen Ausführungsbeispielen beinhaltet ein System eine Hauptplatine und ein Speichermodul, das an die Hauptplatine angeschlossen ist. Das Speichermodul weist eine Platine mit einer ersten Oberfläche, eine erste Mehrzahl von Speichereinrichtungen, die an die erste Oberfläche angeschlossen sind, eine Mehrzahl von Signalleitungen und einen Befehls- und Adressbus auf, der mit den Signalleitungen verbunden ist. Der Befehls- und Adressbus ist von den Signalleitungen geführt und eingerichtet, um an wenigstens eine der ersten Mehrzahl von Speichereinrichtungen in einer Weise anzuschließen, die nicht erfordert, dass sich die Befehls- und Adressbusleitungen mehr als annähernd neunzig Grad biegen, bevor sie an die wenigstens eine der ersten Mehrzahl von Speichereinrichtungen anschließen.

Einige Ausgestaltungen betreffen eine geschichtete Platinenausführung zum Routen von ECC Speichermodulen verschieden von Nicht-ECC Speichermodulen, um die Pinkompatibilität der ECC Speichermodule und der Nicht-ECC Speichermodule zu bewahren.

Einige Ausgestaltungen betreffen eine geschichtete Platinenimplementierung, um Speichermodule zu routen.

In einigen Ausgestaltungen weist eine Speichermodulplatine eine erste Schicht mit einer ersten Oberfläche auf, die eingerichtet ist, eine erste Mehrzahl von Speichereinrichtungen an der Platine anzuschließen, und eine zweite Schicht mit einem ersten Abschnitt und einem zweiten Abschnitt, wobei der erste Abschnitt eine Mehrzahl von ersten Signalpfaden aufweist, die an die erste Mehrzahl von Speichereinrichtungen angeschlossen ist und wobei der zweite Abschnitt eine Referenzspannungsebene aufweist.

In einigen Ausführungsbeispielen weist ein System eine Hauptplatine und ein Speichermodul auf, das an die Hauptplatine angeschlossen ist. Das Speichermodul weist eine erste Mehrzahl von Speichereinrichtungen und eine Platine auf. Die Platine weist eine erste Ebene mit einer ersten Oberfläche auf, wobei die erste Mehrzahl von Speichereinrichtungen an die erste Oberfläche angeschlossen ist, und eine zweite Oberfläche mit einem ersten Abschnitt und einem zweiten Abschnitt, wobei der erste Abschnitt eine Mehrzahl von ersten Signalpfaden, die mit der ersten Mehrzahl von Speichereinrichtungen verbunden ist, aufweist und der zweite Abschnitt eine Referenzspannungsebene aufweist.

1 stellt ein Nicht-ECC Speichermodul 100 (zum Beispiel DIMM) gemäß einiger Ausführungsbeispiele dar. Das Speichermodul 100 beinhaltet acht Speicher (beispielsweise DRAM) integrierte Schaltkreise (auch bezeichnet als ICs, Chips, etc) 102, 104, 106, 108, 110, 112, 114 und 116 und mehrere Abschlusswiderstände 120 auf einer Seite des Moduls (in 1 auf der rechten Seite). Die Speicherchips und/oder Abschlusswiderstände können vom Speichermodul 100 gehalten sein, können an das Speichermodul 100 gelötet und/oder an das Speichermodul 100 angeschlossen sein. Die Pfeile 130 stellen dar, wie die Fly-by Topologie für den Befehls- und Adressbus vom Anschluss 140 am Boden des Speichermoduls 100 zu den Speicherchips 102, 104, 106, 108, 110, 112, 114 und 116 fließt. In einigen Ausführungsbeispielen wurde der Ausgangspin des Speichermoduls so gewählt, dass er dem DDR2 (Double Data Rate 2) Ausgangspin entspricht, um den Wechsel von der DDR2 zur DDR3 (Double Data Rate 3) Technologie zu ermöglichen. Der Anschluss 140 ist in 1 nicht in vollständigem Detail gezeigt, aber er ist am Boden des Speichermoduls 100. Der Anschluss 140 kann beispielsweise ähnlich und/oder derselbe wie der in 2 dargestellte Anschluss 240 sein. Wie in 1 dargestellt, verbinden sich die Adresspins hoher und geringer Ordnung und biegen sich dann in einer Weise, die notwendig ist, um in die Speicherchips auf der linken Seite des Moduls 100 einzutreten und die Längenanpassung ist einfacher, da die Pins geringer und hoher Ordnung jeweils einen „inneren" Biegungs- und „äußeren" Biegungsradius erhalten. Der erste Zweigpfeil 130 führt nach Links und bewahrt die Ordnung der Teile durch Biegen um die Ecke. In dieser Weise ist der Nicht-ECC DIMM 100 mit einer minimalen Anzahl von gedruckten Schaltkreis PCB Schichten routingfähig (beispielsweise in sechs PCB Schichten).

2 stellt ein ECC Speichermodul 200 (beispielsweise ECC DIMM) gemäß einiger Ausführungsbeispiele dar. Das ECC Speichermodul 200 beinhaltet neun Speicherchips 202, 204, 206, 208, 210, 212, 214, 216 und 218, mehrere Abschlusswiderstände 220 auf einer Seite des Speichermoduls 200 (in 2 auf der rechten Seite) und beinhaltet einen Anschluss 240 (am Boden des Speichermoduls 200 in 2). Es wird angemerkt, dass in einigen Ausführungsbeispielen das ECC Speichermodul 200 achtzehn Speicherchips einschließlich der neun Speicherchips, die in 2 dargestellt sind, und neun zusätzliche Speicherchips auf der Unterseite des Speichermoduls beinhaltet. Die Speicherchips und/oder Abschlusswiderstände können vom Speichemodul 200 gehalten werden, sie können an das Speichermodul 200 gelötet sein und/oder können an das Modul 200 angeschlossen sein. Ein Problem tritt auf, wenn der neunte Speicherchip (oder ECC Speicherchip oder beispielsweise ECC DRAM) zum Speichermodul hinzugefügt wird. Wie in 2 dargestellt, gibt es keinen Raum auf der linken Seite des Moduls 200 in 2, der das Routing (Pfeile 230) erlaubt, um die Biegung in einer Weise ähnlich zu der in 1 gezeigten ausführt. Dieses Problem kann ausgeglichen werden durch Hinzufügen einer internen Verdrahtungsschicht, die die linke Seite des am weitesten links angeordneten Speicherchips 202 routet und sich dann durch den Speicherchip-Anordnungsbereich durch die Speicherchips 202, 204, 206, 208, 210, 212, 214, 216 und 218 fortsetzt, um die Abschlusswiderstände auf der rechten Seite des Speichermoduls 200 zu erreichen.

Ein Problem mit dieser Art von Kompensation, die oben in Bezug auf 2 beschrieben wurde, ist, dass die Anordnungen des Adressbusses „entdreht" werden müssen, um die Speichermodul (beispielsweise DIMM) Konnektivität korrekt arbeiten zu lassen. Der Pfeil 230, der die relative Breite des Befehls- und Zugriffsbusses zeigt, würde die hohen Bits auf dem Anschluss mit den niedrigen Bits des Speicherchips verbinden, welches nicht funktionieren würde. Um den Bus zu „umzudrehen" oder zu „entdrehen" würde ein Minimum von einem zusätzlichen Via pro Signal (oder insgesamt ungefähr dreißig Minimum Vias) erfordern, um die Anordnung der Bits zu verändern. Jedoch nehmen die Sockel der Speicherchips einen großen Raum ein, der genug ist, dass es eine schwierige oder unmögliche Lösung ist, insbesondere da die Vias in einem sehr kleinen Bereich sein müssen, um den Bus umzudrehen. Alternativ könnte das Ändern des Ausgangspins am Anschluss 240 auch das Problem lösen. Jedoch verhindert dieses vollständig die Möglichkeit ECC und Nicht-ECC Speichermodule unter Verwendung derselben Hauptplatine zu unterstützen. Umdrehen der Speicherchips 202, 204, 206, 208, 210, 212, 214, 216 und 218 würde helfen, das Befehls- und Adressbus (C/A Bus) Problem zu beheben, aber würde das Datenbusrouting von den Anschlusspins direkt zu den Speicherchips unterbrechen.

3 stellt ein ECC Speichermodul 300 (z. B., ECC DIMM) gemäß einiger Ausführungsbeispiele dar. Das Speichermodul 300 beinhaltet neun Speicher (z. B. DRAM) integrierte Schaltkreise (auch bezeichnet als ICs, Chips etc.) 302, 304, 306, 308, 310, 312, 314, 316 und 318 und mehrere Abschlusswiderstände 320 auf einer Seite des Speichermoduls (in 3 auf der linken Seite). Die Speicherchips und/oder Abschlusswiderstände können vom Speichermodul 300 gehalten sein, sie mögen an das Speichermodul 300 gelötet und/oder sie mögen an das Speichermodul 300 angeschlossen sein. Die Pfeile 330 zeigen, wie die Fly-by Topologie für den Befehls und Adressbus vom Anschluss 340 am Boden des Speichermoduls 3000 zu den Speicherchips 318, 316, 314, 312, 310, 308, 306, 304 und 302 fließt. In einigen Ausführungsbeispielen wurde der Ausgangspin des Speichermoduls 300 so gewählt, dass er dem DDR2 (Double Data Rate 2) Ausgangspin entspricht, um den Übergang von der DDR2 zur DDR3 (Double Data Rate 3) Technologie zu erleichtern. Der Anschluss 340 ist nicht in vollständigem Detail in 3 gezeigt, aber er ist am Boden des Moduls 300. Der Anschluss 340 kann beispielsweise ähnlich und/oder derselbe sein wie der in 2 gezeigte Anschluss 240.

Wie in 3 dargestellt, verbinden sich die Adresspins hoher und niedriger Ordnung natürlich mit den Speicherchips in einer Art, die notwendig ist, um die Speicherchips auf der linken Seite des Speicherchips 318, die auf der rechten Seite des Moduls 300 angeordnet sind, zu betreten. Die hohen und niedrigen Bits werden durch Routen zur rechten Seite ohne Biegung um die Ecke in Ordnung gehalten. Der Fluss 330 des Befehls- und Adressbusses ist in einigen Ausführungsbeispielen dadurch geändert, dass er erst zum äußerst rechten Speicherchip 318 geht und dann durch die Speicherchips 316, 314, 312, 310, 308, 306, 304 und 302 zum Ende auf der linken Seite des Speichermoduls 300 geht. Beim unteren Pfeil 330 von 3 starten die hohen Bits des Befehls- und Adressbusses links und bewegen sich zur Spitze des Pfeils und sind natürlich mit dem oberen Pfeil 330 verbunden, ohne dass irgendeine zusätzliche Biegung auf der rechten Seite des Speichermoduls 300 notwendig ist. Der Befehls- und Adressbus ist automatisch gedreht, keine zusätzlichen Vias werden benötigt und das Speichermodul 300 ist routingfähig.

Das automatische Drehen des Befehls- und Adressbusses ohne zusätzliche Vias zu benötigen kann in einigen Ausführungsbeispielen ausgeführt sein durch Anschließen des Befehls- und Adressbusses an den Anschluss 340 in einer getrennten Schicht von der Schicht, an der die Speicherchips angeschlossen sind, so dass der Bus von unterhalb des zentralen Abschnitts des Anschlusses 340 zu einem Abschnitt der separaten Schicht läuft, die grundsätzlich unterhalb des Speicherchips 318 ist, so dass er in diese separate Schicht grundsätzlich unterhalb des unteren Pfeils 330 läuft. In derartigen Ausgestaltungen ist dieser Abschnitt des Befehls- und Adressbusses an einen anderen Abschnitt des Befehls- und Adressbusses angeschlossen, der sich in einer weiteren Schicht von unterhalb des Speicherchips 318 über die anderen Speicherchips erstreckt, so dass er in einer weiteren Schicht grundsätzlich unterhalb des oberen Pfeils 330 von 3 läuft.

Das automatische Drehen des Befehls- und Adressbusses ermöglicht ein ECC Speichermodul, wie etwa ein ECC DIMM, das mit einer verschiedenen Verdrahtungsart als bei einem ECC Speichermodul ausgelegt ist. In dieser Weise können ECC Speichermodule und nicht-ECC Speichermodule mit einer unterschiedlichen Verdrahtung ausgelegt sein, während ein kompatibler Kantenfingerausgangspin erhalten bleibt. Dieses ist beispielsweise insbesondere vorteilhaft für ein ECC DDR3 Speichermodul.

4 zeigt ein nicht-ECC Speichermodul (beispielsweise ein nicht-ECC DIMM) 400 entsprechend einiger Ausführungsbeispiele. Das Speichermodul 400 beinhaltet acht Speicherchips (zum Beispiel DRAM Chips) 402, 404, 406, 408, 410, 412, 414 und 416 und mehrere Abschlusswiderstände 420 auf einer Seite des Moduls (in 4 auf der rechten Seite). Die Speicherchips und/oder Abschlusswiderstände können vom Speichermodul 400 gehalten sein, sie mögen an das Speichermodul 400 gelötet sein und/oder mögen an das Speichermodul angeschlossen sein. Die Pfeile 430 zeigen, wie die Fly-by Topologie für den Befehls- und Adressbus vom Anschluss 440 am Boden des Speichermoduls 400 zu den Speicherchips 402, 404, 406, 408, 410, 412, 414 und 416 fließt. Die Pfeile 430 von 4 sind in zwei Unterflüssen angezeigt, einer auf der Oberseite des Speichermoduls 400 und einer auf der Unterseite des Speichermoduls 400 dargestellt. Der erste Zweig des Adress- und Befehlsbusses (jeder der Pfeile 430, die in der Mitte von Modul 400 nach oben und nach links gehen) ist eine Verbindung auf dem PCB vom Anschluss 440 zum ersten Speicherchip 402. Der Zweig kann unter den Speicherchip (oder DRAM) 402 geführt sein oder über die Oberseite des Speicherchips (oder DRAM) 402. Ein zweiter Zweig des Adress- und Befehlsbusses (Pfeil 430, der von links nach rechts in 4 gezeigt ist) bietet Verbindungen vom ersten Speicherchip 402 zu den anderen Speicherchips 404, 406, 408, 410, 412, 414, 416. Ein Biegen um die Ecke in jedem dieser Fälle erhält die Bits im Befehls- und Adressbus in einer Reihe von hoch nach niedrig aufrecht. In einigen Ausführungsbeispielen wurde der Ausgangspin des Speichermoduls 400 gewählt, um dem DDR2 (Double Data Rate 2) Ausgangspin zu entsprechen, um den Übergang von der DDR2 zur DDR2 (Double Data Rate 3) Technologie zu ermöglichen. Der Anschluss 440 ist in 1 nicht im vollständigen Detail gezeigt, aber er ist am Boden des Speichermoduls 400. Der Anschluss 440 kann beispielsweise ähnlich dem Anschluss 240, der in 2 gezeigt ist, sein. Wie in 4 dargestellt, verbinden sich die Adresspins hoher und niedriger Ordnung natürlich und biegen dann in einer Weise, die notwendig ist, um auf der linken Seite des Speichermoduls 400 in den Speicherchip 402 einzutreten und die Längenanpassung ist einfacher, da die Pins niedriger und hoher Ordnung jeweils einen „inneren" Biegungs- und einen „äußeren" Biegungsradius erhalten. In dieser Weise ist das nicht-ECC Speichermodul 400 mit einer minimalen Anzahl von gedruckten Schaltkreis (PCB) Schichten (z. B. in sechs PCB Schichten) routingfähig.

Um den Speichermodulen, wie etwa DDR3 Speichermodulen, zu ermöglichen, dass diese in einer Vierschichtenhauptplatine unterstützt werden, ist es notwendig, dass die Datensignale auf die Masseebene bezogen sind und die Befehls- und Adress (C/A) Signale auf die Stromebenen für deren Rückstrom bezogen sind in einer Weise ähnlich zu der in DDR2. Um die maximale Datenrate über diejenige von DDR2 zu verdoppeln, hat DDR3 jedoch eine Fly-by Topologie für den Befehls- und Adressbus angenommen. Versuche, diese Topologie zu routen machten zusätzliche Schichten erforderlich, die zum Speichermodul (DIMM) hinzugefügt werden, um die Vierschichtenhauptplatinenkompatibilität aufrechtzuerhalten. Das Hinzufügen einer ECC Einrichtung zum Speichermodul (DIMM) kompliziert das Routingdesign weiter durch Eliminieren jedes zusätzlichen Platinenbereichs, um den Befehls- und Zugriffsbus an dem Ende des Speichermoduls umzubiegen. Dieses Problem kann beseitigt werden durch Verwenden einer symmetrischen PCB Stapelschichtentechnik durch Aufteilen von Stromschichten und/oder Masseschichten mit Signalen, um die Anzahl von Schichten zu minimieren, die notwendig sind, um große Speichermodule, wie etwa DDR3 Speichermodule zu routen.

5 zeigt ein Speichermodul 500 einschließlich einer geschichteten Platine gemäß einiger Ausführungsbeispiele. Das Speichermodul 500 weist eine Platine (beispielsweise eine PCB) mit einer ersten Schicht 502, einer zweiten Schicht 504, einer dritten Schicht 506, einer vierten Schicht 508, einer fünften Schicht 510, einer sechsten Schicht 512, einer siebenten Schicht 514 und einer achten Schicht 516 auf. In einigen Ausführungsbeispielen ist das Speichermodul 500 ein DIMM. In einigen Ausführungsbeispielen weist das Speichermodul 500 neun Speicherchips 524 (z. B. DRAM Speicherchips).

Die erste Schicht 502 weist eine Oberfläche 522 mit einer Vielzahl von Speicherchips 524 (beispielsweise DRAM Speicherchips) auf, die daran angeschlossen sind, beispielsweise durch Lötzinn. Die Speicherchips 524 sind (beispielsweise durch die Leitungen auf der Oberfläche 522) an einer Mehrzahl von Datenleitungen 526 angeschlossen, die in einem Anschluss auf der ersten Schicht 502 beinhaltet sind. Die Datenleitungen 526 der ersten Schicht 502 werden auf einen Masseabschnitt (Massespannungsreferenzebene) 532 der zweiten Schicht 504, wie durch den Pfeil 534 gezeigt, bezogen. Die Befehls- und Adressbusleitungen 536 der zweiten Schicht 504 sind auf einen Vcc Abschnitt (Vcc Spannungsreferenzebene) 538 der dritten Schicht 506, wie durch Pfeil 540 gezeigt, bezogen. Die Befehls- und/oder Adressbusleitungen 536 werden auch als zweiter Zweig bezeichnet, beispielsweise entsprechend dem oberen Pfeil 330 von 3. Der zweite Zweig (ebenso bezeichnet als „Fly-by") verbindet den ersten Speicherchip (z. B. DRAM) mit dem Rest der Speicherchips (z. B. DRAMs). Die Befehls- und/oder Adressbusleitungen 542 werden auch als erster Zweig bezeichnet, z. B. entsprechend dem unteren Pfeil 330 von 3. Der erste Zweig ist eine Verbindung auf der Platine (PCB) vom Anschluss zum ersten Speicherchip (z. B. DRAM).

In einigen Ausführungsbeispielen wird darauf hingewiesen, dass die Zuführungen des ersten Zweigs den Speicherchip auf einer rechten Seite in ein ECC Speichermodul mit acht Schichten, wie etwa das Speichermodul 500, das in 5 gezeigt ist, eintreten. In einigen Ausführungsbeispielen, in dem eine Sechs Schichtenlösung verwendet ist (zu. B. in einem nicht-ECC Speichermodul) ist es notwendig, dass die Zweigzuführungen auf der linken Seite des Speicherchips eintreten.

Befehls- und/oder Adressbusleitungen 546 der fünften Schicht 510 sind auf einen Vcc Abschnitt (Vcc Spannungsreferenzebene) 548 der sechsten Schicht 512, die durch den Pfeil 550dargestellt ist, bezogen. Befehls- und/oder Adressbusleitungen 544 werden auch als ein erster Zweig bezeichnet, z. B. entsprechend dem unteren Pfeil 330 von 3. Befehls- und/oder Adressbusleitungen 552 der siebenten Schicht 514 sind auch auf den Vcc Abschnitt 548 der sechsten Schicht 512, wie durch den Pfeil 554 dargestellt, bezogen. Befehls- und/oder Adressbusleitungen 542 werden auch als zweiter Zweig bezeichnet, beispielsweise entsprechend dem oberen Pfeil 330 von 3.

Die achte Schicht 516 weist eine Oberfläche 562 mit einer Mehrzahl von Speicherchips 564 auf, die daran befestigt sind, z. B. mittels Leitungen auf der Oberfläche 562. Die Speicherchips 564 sind mit einer Mehrzahl von Datenleitungen 566 verbunden, die in einem Anschluss auf der achten Schicht 516 beinhaltet sind. Die Datenleitung 566 der achten Schicht 516 ist zu einem Masseabschnitt (Massespannungsreferenzebene) 568 der siebenten Schicht 514, wie durch den Pfeil 570 dargestellt, referenziert.

Das in 5 dargestellte Routing durch jede Schicht hält die Signalreferenzierung aufrecht, die notwendig ist für den Rückstrom der Signalleitungen. Die Datenleitungen sind immer auf Masse bezogen und die Befehls- und Adressbusleitungen sind immer auf Vcc bezogen. DDR3 DRAM Kontaktzuweisungen wurden derart ausgelegt, dass vier Signale in jeder Reihe von Kontakten auf dem DRAM Chip sind. Um Abstandregeln von 10 mils oder mehr (für die Übersprechungssteuerung) zu erreichen, ist es notwendig, zwei Routingschichten für Signale zu verwenden, die in jede Richtung gehen. Ein Aufbau gemäß einiger Ausführungsbeispiele, die aufgeteilte Spannungs-/Routingebenen (oder Schichten) verwenden, bieten eine Lösung zum Routen eines DDR3 ECC DIMM, die weniger als zehn Schichten aufweist. Gemäß einiger Ausführungsbeispiele kann eine Platine mit acht Schichten verwendet werden, um eine Kosteneinsparung von annähernd 25 % für die nackte Platine verglichen mit anderen Ausgestaltungen zu bieten.

6 zeigt einen Abschnitt eines Speichermoduls 600 gemäß einiger Ausführungsbeispiele. Das Speichermodul 600 weist eine Platine (z. B. eine PCB) mit einer ersten Schicht 602, einer zweiten Schicht 604, einer dritten Schicht 606 und einer vierten Schicht 608 auf. In einigen Ausführungsbeispielen weist das Speichermodul 600 auch eine fünfte, sechste, siebente und achte Schicht auf, die die vierte Schicht 608, die dritte Schicht 606, die zweite Schicht 604 und die erste Schicht 602 jeweils wiederspiegeln. In einigen Ausführungsbeispielen ist das Speichermodul 600 ein DIMM. In einigen Ausführungsbeispielen weist das Speichermodul 600 neun Speicherchips 624 (z. B. DRAM Speicherchips) auf.

Die erste Schicht 602 weist eine Oberfläche 624 mit einer Mehrzahl von Speicherchips 624 (z. B. DRAM Speicherchips) auf, die daran angeschlossen sind, beispielsweise durch Lötzinn. Speicherchips 624 sind (beispielsweise durch Leitungen auf der Oberfläche 622) an eine Mehrzahl von Datenleitungen 626 angeschlossen, die in einem Anschluss auf der ersten Schicht 602 beinhaltet sind. Die Datenleitungen 626 der ersten Schicht 602 sind auf Masse bezogen (beispielsweise dem Masseabschnitt 632 der zweiten Schicht 604). Befehls- und/oder Adressbusleitungen 636 der zweiten Schicht 604 sind auf Vcc bezogen (z. B. gegen einen Vcc Spannungsreferenzebenenabschnitt 638 der dritten Schicht 606). Die Befehls- und/oder Adressbusleitungen 636 werden auch als zweiter Zweig bezeichnet, beispielsweise entsprechend dem oberen Pfeil 330 von 3. Befehls- und/oder Adressbusleitungen 642 der vierten Schicht 608 (einer Signalschicht) werden auch gegen Vcc referenziert (z. B. gegen den Vcc Abschnitt 638 der dritten Schicht 606). Die Befehls- und/oder Adressbusleitungen 642 werden auch als erster Zweig bezeichnet, z. B. entsprechend dem unteren Pfeil 330 von 3.

Die Befehls- und/oder Adressbusleitungen 642 wurden in 6 dargestellt, wie sie in einem rechten Winkel abbiegen. Jedoch mögen sie abbiegen und/oder mögen sich in Segmenten, wie etwa den Befehls- und/oder Adressbusleitungen 542, die in 5 dargestellt sind, biegen oder in jeder Art und Weise gerichtet sein, um die Enden der Befehls- und/oder Adressbusleitungen 642 zusammen zu verbinden. In ähnlicher Weise mögen die Befehls- und/oder Busleitungen 542, die in 5 dargestellt sind, in ähnlicher Weise bewegen. Ein erstes Ende der Befehls- und/oder Busleitungen 642 ist an einige der Datenleitungen 626 der ersten Schicht, wie in 6 durch die gepunkteten Linien dargestellt, angeschlossen. Ein zweites Ende der Befehls- und/oder Busleitungen 642 ist an die Befehls- und/oder Busleitungen 636 angeschlossen, wie in 6 durch zusätzliche gepunktete Linien dargestellt. In dieser Weise können hohe Bits des Befehls- und Adressbusses an dem linken Ende des ersten Endes der Befehls- und/oder Adressbusleitungen 642 starten und sich zum zweiten Ende des Befehls- und/oder Adressbusleitungen 642 bewegen, um sich natürlich mit den Befehls- und/oder Adressbusleitungen 636 zu verbinden, ohne dass irgendeine zusätzliche Biegung an der rechten Seite des Speichermoduls 600 notwendig ist.

Die Schichtanordnung des Speichermoduls 600, die in 6 dargestellt ist, ermöglicht den Datenleitungen 626, die Masse zu referenzieren und den Befehls- und Zugriffsbusleitungen 636 und 642 den Vcc zu referenzieren, in ähnlicher Weise zu der der Hauptplatine, an die das Speichermodul 600 angeschlossen werden kann. Dieses ermöglicht denselben Sockelabdruck, um eine Abwärts-Kompatibilität bereitzustellen und für Anschlüsse, die für Nicht-ECC Speichermodule eingerichtet ist und kann ebenso denselben Formfaktor wie für Nicht-ECC Speichermodule bereitstellen. In einigen Ausführungsbeispielen kann die Anordnung ebenso eine nicht-ECC DIMM ermöglichen in acht Schichten ausgeführt zu sein (eher als zehn oder mehr Schichten).

Obwohl einige Ausführungsbeispiele mit Bezug DIMMs und/oder auf DDR3, beispielsweise beschrieben worden sind, sind andere Ausführungen gemäß einiger Ausführungsbeispiele möglich und die Ausführungsbeispiele der Erfindungen sind nicht notwendigerweise beispielsweise auf DIMMs oder DDR3 beschränkt. Insbesondere können einige Ausführungsbeispiele auf jeder Art von Speichermodul ausgeführt sein und sind nicht auf eine DIMM Ausgestaltung und/oder beispielsweise eine DDR3 Ausgestaltung begrenzt. Obwohl einige Ausführungsbeispiele mit Bezug auf spezielle Ausführungen beschrieben worden sind, sind andere Ausführungen gemäß einiger Ausführungsbeispiele möglich. Zusätzlich ist die Anordnung und/oder Ordnung von Schaltkreiselementen oder anderen Merkmalen, die in den Zeichnungen dargestellt und/oder hier beschrieben sind, nicht notwendigerweise in der bestimmten dargestellten oder beschriebenen Art angeordnet. Viele andere Anordnungen sind entsprechend einiger Ausführungsbeispiele möglich.

In einigen in einer Figur gezeigten Systemen können die Elemente in einigen Fällen ein gleiches Bezugszeichen oder unterschiedliche Bezugszeichen haben, um anzudeuten, dass die dargestellten Elemente verschieden und/oder ähnlich sein können. Jedoch kann ein Element flexibel genug sein, um verschiedene Ausgestaltungen zu haben und mit einigen oder allen der Systeme, die hier gezeigt oder beschrieben sind, zu arbeiten. Die verschiedenen Elemente, die in den Figuren gezeigt sind, können gleich oder verschieden sein. Welches als erstes Element und welches als zweites Element bezeichnet wird, ist austauschbar.

In der Beschreibung und den Ansprüchen können die Ausdrücke „angeschlossen" und „verbunden" mit ihren Ableitungen verwendet werden. Es versteht sich, dass diese Ausdrücke nicht als Synonyme für einander gedacht sind. In bestimmten Ausführungsbeispielen kann „verbunden" eher verwendet werden, um anzuzeigen, dass zwei oder mehr Elemente in direktem physikalischem oder elektrischem Kontakt miteinander sind. „Angeschlossen" kann bedeuten, dass zwei oder mehr Elemente in direktem physikalischem oder elektrischem Kontakt sind. Jedoch kann „angeschlossen" ebenso bedeuten, dass zwei oder mehr Elemente nicht in direktem Kontakt miteinander sind, aber dennoch miteinander kooperieren oder interagieren.

Ein Algorithmus ist hier und überhaupt als eine in sich selbst abgeschlossene Sequenz von Handlungen oder Operationen anzusehen, die zu einem gewünschten Ergebnis führt. Dieses schließt eine physikalische Manipulationen physikalischer Mengen ein. Üblicherweise, jedoch nicht notwendigerweise, nehmen diese Mengen die Form von elektrischen oder magnetischen Signalen an, die gespeichert, übertragen, kombiniert, verglichen oder anderweitig manipuliert werden können. Es hat sich zuweilen als günstig erwiesen, grundsätzlich aus Gründen gemeinsamer Verwendung diese Signale als Bits, Werte, Elemente, Symbole, Charaktere, Ausdrücke, Nummern oder Ähnliches zu bezeichnen. Es versteht sich jedoch, dass alle diese und ähnliche Ausdrücke mit den entsprechenden physikalischen Mengen assoziiert sind und lediglich günstige Bezeichnungen sind, die auf diese Mengen angewendet werden.

Einige Ausführungsbeispiele können allein oder in Kombination von Hardware, Firmware und Software ausgebildet sein. Einige Ausführungsbeispiele können auch als auf einem maschinenlesbaren Medium gespeicherte Anweisungen ausgeführt sein, die von einer Computerplattform gelesen und ausgeführt werden, um die hier beschriebenen Operationen auszuführen. Ein maschinenlesbares Medium kann jeden Mechanismus zum Speichern oder Übertragen von Information in einer Form, die von einer Maschine (z. B. einem Computer) lesbar ist, beinhalten. Beispielsweise kann ein maschinenlesbares Medium ein Read-Only-Memory (ROM); Random-Access-Memory (RAM); magnetisches Platten-Speichermedium; optisches Speichermedium; Flash-Speicher Einrichtungen; elektrische, optische, akustische oder andere Formen von sich ausbreitenden Signalen (z.B. Trägerwellen, Infrarotsignale, digitale Signale, den Schnittstellen, die Signale senden und/oder empfangen etc.) und andere sein.

Ein Ausführungsbeispiel ist eine Ausgestaltung oder ein Beispiel der Erfindungen. Eine Bezugnahme in der Beschreibung auf „ein Ausführungsbeispiel", „dieses Ausführungsbeispiel", „einige Ausführungsbeispiele" oder „andere Ausführungsbeispiele" bedeutet, dass ein besonderes Merkmal, eine Struktur oder eine Eigenschaft, die in Zusammenhang mit den Ausführungsbeispielen beschrieben ist, in wenigstens einigen Ausführungsbeispielen, aber nicht notwendigerweise allen Ausführungsbeispielen, der Erfindung beinhaltet ist. Das mehrfache Vorhandensein von „ein Ausführungsbeispiel", „das Ausführungsbeispiel", oder „einige Ausführungsbeispiele" bezieht sich nicht notwendigerweise auf dieselben Ausführungsbeispiele.

Gibt die Beschreibung an, dass eine Komponente, eine Merkmal, eine Struktur oder eine Eigenschaft beinhaltet sein „mag", „kann" oder „könnte", ist diese bestimmte Komponente, das Merkmal, die Struktur oder das Charakteristikum nicht notwendigerweise beinhaltet. Wenn die Beschreibung oder der Anspruch sich auf „ein" Element bezieht, bedeutet dies nicht, dass es nur das eine des Elements ist. Bezieht sich die Beschreibung oder die Ansprüche auf „ein zusätzliches" Element, schließt es nicht aus, dass mehr als eines des zusätzlichen Elemente vorhanden ist.

Obwohl hier möglicherweise Flussdiagramme und/oder Statusdiagramme verwendet wurden, um Ausführungsbeispiele zu beschreiben, sind die Erfindungen nicht auf diese Diagramme oder auf deren entsprechende Beschreibungen beschränkt. Beispielsweise muss der Fluss nicht durch jede dargestellte Box oder Zustand oder exakt in derselben Reihenfolge wie dargestellt und hier beschrieben fließen.

Die Erfindungen sind nicht auf die besonderen Details, die hier aufgeführt sind, beschränkt. Tatsächlich wird der Fachmann, der durch diese Offenbarung einen Vorteil hat, erkennen, dass viele andere Abweichungen von der vorstehenden Beschreibung und den Zeichnungen innerhalb des Umfangs der vorliegenden Erfindungen gemacht werden können. Dementsprechend sind es die folgenden Ansprüche einschließlich jeder Änderung daran, die den Umfang der Erfindungen definieren.

ZUSAMMENFASSUNG

Eine Speichermodulplatine weist eine erste Oberfläche auf, die zum Anschließen einer ersten Mehrzahl von Speichereinrichtungen (624) eingerichtet ist, eine Mehrzahl von Signalleitungen (626) und einen Befehls- und Adressbus (636, 642), der an die Signalleitungen angeschlossen ist. Der Befehls- und Adressbus ist von den Signalleitungen geführt und angepasst, um an wenigstens eine der ersten Mehrzahl von Speichereinheiten in einer Weise angeschlossen zu sein, die nicht erfordert, dass die Befehls- und Adressbusleitungen sich mehr als annähernd neunzig Grad biegen, bevor sie an die wenigstens eine der ersten Mehrzahl von Speichereinrichtungen anschließen.


Anspruch[de]
Speichermodulplatine mit:

einer ersten Oberfläche, die eingerichtet ist, eine erste Mehrzahl von Speichereinrichtungen zu verbinden;

einer Mehrzahl von Signalleitungen; und

einem Befehls- und Adressbus, der mit den Signalleitungen verbunden ist, wobei der Befehls und Adressbus von den Signalleitungen geführt ist und geeignet ist, wenigstens eine der ersten Vielzahl von Speichereinrichtungen in einer Weise zu verbinden, die nicht erfordert, dass die Befehls- und Adressbusleitungen sich mehr als annähernd neunzig Grad biegen, bevor sie an wenigstens eine der ersten Mehrzahl von Speichereinrichtungen angebunden werden.
Speichermodulplatine nach Anspruch 1, dadurch gekennzeichnet, dass die Speichermodulplatine eine ECC Speichermodulplatine ist, die denselben Formfaktor hat, wie eine Nicht-EEC Speichermodulplatine. Speichermodulplatine nach Anspruch 1, dadurch gekennzeichnet, dass die Speichermodulplatine eine ECC Speichermodulplatine ist, die mit einer Nicht-ECC Speichermodulplatine Pin-kompatibel ist. Speichermodulplatine nach Anspruch 3, dadurch gekennzeichnet, dass die ECC Speichermodulplatine eine ECC DDR3 Speichermodulplatine ist. Speichermodulplatine nach Anspruch 1, dadurch gekennzeichnet, dass die Speichermodulplatine eine DDR3 ist. Speichermodulplatine nach Anspruch 1, dadurch gekennzeichnet, dass die Speichermodulplatine eine DIMM Platine ist. Speichermodulplatine nach Anspruch 1, dadurch gekennzeichnet, dass die Speichermodulplatine eine ECC DDR3 DIMM Platine ist. Speichermodulplatine nach Anspruch 1, dadurch gekennzeichnet, dass die Speichermodulplatine eine ECC DDR3 DIMM Platine ist, die mit einer Nicht-ECC DDR3 DIMM Speichermodulplatine Pin-kompatibel ist. Speichermodulplatine nach Anspruch 1, dadurch gekennzeichnet, dass sich der Befehls- und Adressbus von den Signalleitungen nach oben erstreckt und dann in einer Richtung nach Rechts biegt, um an eine erste der ersten Mehrzahl von Speichereinrichtungen in einem ersten Zweig des Befehls- und Adressbusses anzuschließen. Speichermodulplatine nach Anspruch 9, dadurch gekennzeichnet, dass der Befehls- und Adressbus sich von der ersten der ersten Mehrzahl von Speichereinrichtungen in einem zweiten Zweig nach links erstreckt, um an wenigstens einer anderen der ersten Mehrzahl von Speichereinrichtungen anzuschließen. Speichermodulplatine nach Anspruch 10, dadurch gekennzeichnet, dass der zweite Zweig sich in einer Fly-by Topologie erstreckt. Speichermodulplatine nach Anspruch 1, dadurch gekennzeichnet, dass sich der Befehls- und Adressbus in einem zweiten Zweig von der ersten der ersten Mehrzahl von Speichereinrichtungen erstreckt. Speichermodulplatine nach Anspruch 12, dadurch gekennzeichnet, dass sich der zweite Zweig in einer Fly-by Topologie erstreckt. Speichermodulplatine nach Anspruch 1, dadurch gekennzeichnet, dass sich der Befehls- und Adressbus in einem zweiten Zweig von der ersten der ersten Mehrzahl von Speichereinrichtungen nach links erstreckt, um an wenigstens an einer anderen der ersten Mehrzahl von Speichereinrichtungen anzuschließen. Speichermodulplatine nach Anspruch 14, dadurch gekennzeichnet, dass sich der zweite Zweig in einer Fly-by Topologie erstreckt. Speichermodulplatine nach Anspruch 9, dadurch gekennzeichnet, dass sich der Befehls- und Adressbus in einem zweiten Zweig von der ersten der ersten Mehrzahl von Speichereinrichtungen nach links erstreckt, um an die andere erste Mehrzahl von Speichereinrichtungen anzuschließen. Speichermodulplatine nach Anspruch 16, dadurch gekennzeichnet, dass sich der zweite Zweig in einer Fly-by Topologie erstreckt. Speichermodulplatine nach Anspruch 1, gekennzeichnet durch mit der ersten Oberfläche verbundene Abschlusswiderstände. Speichermodulplatine nach Anspruch 1, gekennzeichnet durch einen Anschluss. Speichermodulplatine nach Anspruch 19, dadurch gekennzeichnet, dass die Speichermodulplatine eine ECC Speichermodulplatine ist und der Anschluss mit einem Anschluss einer Nicht-EEC Speichermodulplatine Pin-kompatibel ist. Speichermodulplatine nach Anspruch 1, dadurch gekennzeichnet, dass der Befehls- und Adressbus automatisch umgedreht ist in einer Weise, die keine zusätzlichen Vias erfordert und eine routingfähige Lösung bietet. Speichermodulplatine mit:

einer der ersten Oberfläche gegenüberliegenden zweiten Oberfläche, wobei die zweite Oberfläche eingerichtet ist, eine zweite Mehrzahl von Speichereinrichtungen mit der Platine zu verbinden;

einer Vielzahl von zweiten Signalleitungen; und

einem zweiten Befehls- und Adressbus, der mit den zweiten Signalleitungen verbunden ist, wobei der zweite Befehls- und Adressbus von den zweiten Signalleitungen geführt ist und angepasst ist, um wenigstens eine der zweiten Mehrzahl von Speichereinrichtungen in einer Weise zu verbinden, die nicht erfordert, dass die zweiten Befehls- und Adressbusleitungen sich mehr als annähernd neunzig Grad biegen, bevor sie an wenigstens eine der zweiten Mehrzahl von Speichereinrichtungen anschließen.
Speichermodul mit:

einer Platine mit einer ersten Oberfläche;

einer ersten Mehrzahl von Speichereinrichtungen, die an die erste Oberfläche angeschlossen sind;

einer Mehrzahl von Signalleitungen;

einem Befehls- und Adressbus, der mit den Signalleitungen verbunden ist, wobei der Befehls- und Adressbus von den Signalleitungen geführt ist und angepasst ist, an wenigstens eine der ersten Mehrzahl von Speichereinrichtungen in einer Weise angeschlossen zu sein, die nicht erfordert, dass sich die Befehls- und Adressbusleitungen mehr als annähernd neunzig Grad abbiegen, bevor sie an wenigstens eine der ersten Mehrzahl von Speichereinrichtungen anschließen.
Speichermodul nach Anspruch 23, dadurch gekennzeichnet, dass das Speichermodul ein ECC Speichermodul ist, das denselben Formfaktor wie ein Nicht-ECC Speichermodul hat. Speichermodul nach Anspruch 23, dadurch gekennzeichnet, dass das Speichermodul eine ECC Speichermodul ist, das mit einem Nicht-ECC Speichermodul pin-kompatibel ist. Speichermodul nach Anspruch 25, dadurch gekennzeichnet, dass das ECC Speichermodul ein ECC DDR3 Speichermodul ist. Speichermodul nach Anspruch 23, dadurch gekennzeichnet, dass das Speichermodul ein DDR3 Speichermodul ist. Speichermodul nach Anspruch 23, dadurch gekennzeichnet, dass das Speichermodul ein DIMM ist. Speichermodul nach Anspruch 23, dadurch gekennzeichnet, dass das Speichermodul ein ECC DDR3 DIMM ist. Speichermodul nach Anspruch 23, dadurch gekennzeichnet, dass das Speichermodul ein ECC DDR3 DIMM ist, das mit einem Nicht-ECC DDR3 DIMM pin-kompatibel ist. Speichermodul nach Anspruch 23, dadurch gekennzeichnet, dass sich der Befehls- und Adressbus von den Signalleitungen nach oben erstreckt und sich dann in einer Richtung nach Rechts dreht, um an eine erste der ersten Mehrzahl von Speichereinrichtungen in einem ersten Zweig des Befehls- und Adressbusses anzuschließen. Speichermodul nach Anspruch 31, dadurch gekennzeichnet, dass sich der Befehls- und Adressbus in einem zweiten Zweig von der ersten der ersten Mehrzahl von Speichereinrichtungen nach links erstreckt, um an wenigstens eine andere der ersten Mehrzahl von Speichereinrichtungen anzuschließen. Speichermodul nach Anspruch 32, dadurch gekennzeichnet, dass sich der zweite Zweig in einer Fly-by Topologie erstreckt. Speichermodul nach Anspruch 23, dadurch gekennzeichnet, dass sich der Befehls- und Adressbus in einem zweiten Zweig von der ersten der ersten Mehrzahl von Speichereinrichtungen erstreckt. Speichermodul nach Anspruch 34, dadurch gekennzeichnet, dass sich der zweite Zweig in einer Fly-By Topologie erstreckt. Speichermodul nach Anspruch 22, dadurch gekennzeichnet, dass sich der Befehls- und Adressbus in einem zweiten Zweig von der ersten der ersten Mehrzahl von Speichereinrichtungen nach links erstreckt, um an wenigstens eine andere der ersten Mehrzahl von Speichereinrichtungen anzuschließen. Speichermodul nach Anspruch 36, dadurch gekennzeichnet, dass sich der zweite Zweig in einer Fly-by Topologie erstreckt. Speichermodul nach Anspruch 31, dadurch gekennzeichnet, dass sich der Befehls- und Adressbus in einem zweiten Zweig von der ersten Mehrzahl von Speichereinrichtungen nach links erstreckt, um an die andere erste Mehrzahl von Speichereinrichtungen anzuschließen. Speichermodul nach Anspruch 38, dadurch gekennzeichnet, dass sich der zweite Zweig in einer Fly-by Topologie erstreckt. Speichermodul nach Anspruch 23, gekennzeichnet durch an die erste Oberfläche angeschlossene Abschlusswiderstände. Speichermodul nach Anspruch 23, weiter gekennzeichnet durch einen Anschluss. Speichermodul nach Anspruch 41, dadurch gekennzeichnet, dass das Speichermodul ein ECC Speichermodul ist und der Anschluss mit einem Anschluss eines Nicht-ECC Speichermoduls Pin-kompatibel ist. Speichermodul nach Anspruch 23, dadurch gekennzeichnet, dass der Befehls- und Adressbus in einer Weise automatisch gedreht ist, die zusätzliche Vias nicht erfordern und eine routingfähige Lösung bieten. Speichermodul nach Anspruch 23 mit:

einer der ersten Oberfläche gegenüberliegenden zweiten Oberfläche, wobei die zweite Oberfläche eingerichtet ist, eine zweite Mehrzahl von Speichereinrichtungen mit der Platine zu verbinden;

einer Mehrzahl von zweiten Signalleitungen;

einem zweiten Befehls- und Adressbus, der an die zweiten Signalleitungen angeschlossen ist, wobei der zweite Befehls- und Adressbus von den zweiten Signalleitungen geführt ist und angepasst ist, um wenigstens eine der zweiten Mehrzahl von Speichereinrichtungen in einer Weise zu verbinden, die nicht erfordert, dass die zweiten Befehls- und Adressbusleitungen sich mehr als annähernd neunzig Grad biegen, bevor sie an die wenigstens eine der zweiten Mehrzahl von Speichereinrichtungen anschließen.
System mit:

einer Hauptplatine; und

einem Speichermodul, das mit der Hauptplatine verbunden ist, wobei das Speichermodul aufweist:

einer Platine mit einer ersten Oberfläche;

einer ersten Mehrzahl von Speichereinrichtungen, die mit der ersten Oberfläche verbunden sind;

einer Mehrzahl von Signalleitungen; und

einem mit den Signalleitungen verbundenen Befehls- und Adressbus, wobei der Befehls- und Adressbus von den Signalleitungen geführt ist und angepasst ist, um wenigstens eine der ersten Mehrzahl von Speichereinrichtungen in einer Weise zu verbinden, dass nicht erforderlich ist, dass die Befehls- und Adressbusleitungen sich mehr als annähernd neunzig Grad biegen, bevor sie an die wenigstens eine der ersten Mehrzahl von Speichereinrichtungen anschließen.
System nach Anspruch 45, dadurch gekennzeichnet, dass das Speichermodul ein ECC Speichermodul ist, das denselben Formfaktor wie ein Nicht-ECC Speichermodul hat. System nach Anspruch 45, dadurch gekennzeichnet, dass das Speichermodul ein ECC Speichermodul ist, das mit einem Nicht-ECC Speichermodul Pin-kompatibel ist. System nach Anspruch 47, dadurch gekennzeichnet, dass das ECC Speichermodul ein ECC DDR3 Speichermodul ist. System nach Anspruch 45, dadurch gekennzeichnet, dass sich der Befehls- und Adressbus von den Signalleitungen nach oben erstreckt und sich dann in einer Richtung nach Rechts dreht, um an eine erste der ersten Mehrzahl von Speichereinrichtungen in einem ersten Zweig des Befehls- und Adressbusses anzuschließen. System nach Anspruch 49, dadurch gekennzeichnet, dass sich der Befehls- und Adressbus in einem zweiten Zweig von der ersten der ersten Mehrzahl von Speichereinrichtungen nach Links erstreckt, um an wenigstens eine andere der ersten Mehrzahl von Speichereinrichtungen anzuschließen. System nach Anspruch 50, dadurch gekennzeichnet, dass sich der zweite Zweig in einer Fly-by Topologie erstreckt. System nach Anspruch 45, dadurch gekennzeichnet, dass das Speichermodul weiter einen Anschluss zum Anschließen des Speichermoduls an die Hauptplatine aufweist. System nach Anspruch 52, dadurch gekennzeichnet, dass das Speichermodul ein ECC Speichermodul ist und der Anschluss mit einem Anschluss eines Nicht-ECC Speichermoduls Pin-kompatibel ist. System nach Anspruch 45, dadurch gekennzeichnet, dass der Befehls- und Adressbus automatisch in einer Weise umgedreht ist, die nicht zusätzliche Vias erfordert und eine routingfähige Lösung bietet. System nach Anspruch 45, dadurch gekennzeichnet, dass das Speichermodul weiter aufweist:

eine zweite der ersten Oberfläche gegenüberliegende Oberfläche, wobei die zweite Oberfläche eingerichtet ist, eine zweite Mehrzahl von Speichereinrichtungen an die Platine anzuschließen;

eine Mehrzahl von zweiten Signalleitungen;

einen zweiten an die zweiten Signalleitungen angeschlossenen Befehls- und Adressbus, wobei der zweite Befehls- und Adressbus von den ersten Signalleitungen geführt ist und angepasst ist, an die wenigstens eine der zweiten Mehrzahl von Speichereinrichtungen in einer Weise angeschlossen zu sein, die nicht erfordert, dass sich die zweiten Befehls- und Adressbusleitungen mehr als annähernd neunzig Grad biegen, bevor sie an die wenigstens eine der zweiten Mehrzahl von Speichereinrichtungen anschließen.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com