Die vorliegende Erfindung betrifft eine integrierte Halbleiterschaltungsvorrichtung und insbesondere eine integrierte Halbleiterschaltungsvorrichtung, die einen Testmodus mittels einer reduzierten Anzahl externer Anschlüsse einstellt.

In den letzten Jahren wurden Gehäuse und Chipbereiche integrierter Halbleiterschaltungsvorrichtungen zunehmend verkleinert. Ein Gehäuse einer integrierten Halbleiterschaltungsvorrichtung besitzt eine Mehrzahl externer Anschlüsse. Um das Gehäuse zu verkleinern, ist es wünschenswert, die Anzahl externern Anschlüsse zu reduzieren.

1 zeigt eine herkömmliche integrierte Halbleiterschaltungsvorrichtung 1 mit der Funktion eines Taktgenerators. Die Vorrichtung 1 umfasst ein Gehäuse 2, welches acht externe Anschlüsse X besitzt. Ein Kristalloszillator H ist an ein Paar externer Anschlüsse (Oszillatoranschlüsse) X0 und X1 angeschlossen. Der Kristalloszillator H und eine interne Oszillatorschaltung (nicht gezeigt) erzeugen ein Taktsignal mit einer vorbestimmten Frequenz. Die anderen externen Anschlüsse X in der Vorrichtung 1 werden als ein Energieversorgungsgin, Eingabe- und Ausgabegins und Ähnliches verwendet.

Das Gehäuse 2 enthält einen IC-Chip 3. Der IC-Chip 3 besitzt Kontaktflächen 3a, die mit den externen Anschlüssen verbunden sind, und Kontaktflächen 3b, die speziell für Testzwecke vorgesehen sind. Bevor der IC-Chip 3 in dem Gehäuse montiert wird, wird ein Prüfgerät zum Testen mit einer Kontaktfläche 3b verbunden, um den Betriebstest des IC-Chips 3 durchzuführen. Die Vorrichtung 1 besitzt keine externen Anschlüsse, die speziell für Testzwecke vorgesehen sind (Testanschlüsse). Auf diese Weise wird das Gehäuse 2 verkleinert.

Das offengelegte japanische Patent mit der Veröffentlichungsnummer 6-309475 offenbart eine Technik zum Einstellen einer integrierten Halbleiterschaltungsvorrichtung in einen Testmodus, ohne Testanschlüsse zum Einstellen des Testmodus bereitzustellen. Gemäß dieser Technik wird der Testmodus durch Steuern einer Wellenform einer Energieversorgungsspannung und Erkennen einer Änderung der Energieversorgungsspannung eingestellt. Diese Technik befähigt die Vorrichtung nach der Montage in dem Gehäuse eingestellt zu werden, um ein Testen durchzuführen, ohne dass die Vorrichtung Testanschlüsse innerhalb ihres Gehäuses besitzen muss.

Die Vorrichtung 1 besitzt keine Testanschlüsse. Dies bedeutet, dass der Betriebstest des IC-Chips 3 nicht durchgeführt werden kann, nachdem der IC-Chip 3 in dem Gehäuse montiert wurde. Wenn externe Anschlüsse für Testzwecke zu dem Gehäuse 2 hinzugefügt werden, um den Betriebstest nach der Montage der Vorrichtung 1 in das Gehäuse zu ermöglichen, wird der Chipbereich der Vorrichtung größer.

Die Technik, die in dem offengelegten japanischen Patent mit der Veröffentlichungsnummer 6-309475 offenbart ist, zum Einstellen des Testmodus durch Ändern der Energieversorgungsspannung, ist in der Anwendung nicht praktikabel. Dies ist so, da eine Energieversorgungsspannung innerhalb eines vorbestimmten Standards erforderlich ist, um eine interne Schaltung der Vorrichtung adäquat zu betreiben.

Dokument US-A-5,065,091 offenbart eine Erzeugungsschaltung für eine Substratspannung auf einem Halbleitersubstrat, wobei die Erzeugungsschaltung für eine Substratspannung eine Spannung erzeugt, die an dem Halbleitersubstrat anzulegen ist. Ein Wert der durch die Erzeugungsschaltung für eine Substratspannung erzeugten Spannung wird entsprechend einem Umschalten eines Betriebsmodus einer integrierten Halbleiterschaltungsvorrichtung von einem normalen Modus in einen Testmodus geändert. Das Umschalten von dem normalen Modus in den Testmodus hängt von dem Pegel des Signals ab, das an Anschlüssen angelegt wird, die mit einer Timingerkennungsschaltung verbunden sind.

Dokument US 2002/0129234 A1 offenbart einen Mikroprozessor, der einen Zähler umfasst, von dem ein Zählereingang mit einem ersten Anschluss des Mikroprozessors gekoppelt ist. Wenn eine vorbestimmte Anzahl von Pulsen an dem ersten Anschluss angelegt wird, wird ein entsprechender Betriebsmodus ausgewählt.

In einem ersten Ausführungsbeispiel der vorliegenden Erfindung wird eine integrierte Halbleiterschaltungsvorrichtung bereitgestellt, die in einem normalen Betriebsmodus arbeitet basierend auf ersten und zweiten Signalen, welche die gleiche Frequenz und eine Phasenverschiebung von 180° besitzen. Die integrierte Halbleiterschaltungsvorrichtung umfasst ein Paar externer Anschlüsse, das mit den ersten beziehungsweise zweiten Signalen versorgt wird, und eine Erkennungsschaltung zum Erzeugen eines Erkennungssignals, das die integrierte Halbleiterschaltungsvorrichtung veranlasst, in einem Testmodus zu arbeiten, der sich vom normalen Betriebsmodus unterscheidet, wenn das Paar externer Anschlüsse mit dritten beziehungsweise vierten Signalen versorgt wird, welche die gleiche Phase besitzen.

In einem zweiten Ausführungsbeispiel der vorliegenden Erfindung wird eine integrierte Halbleiterschaltungsvorrichtung bereitgestellt. Die Vorrichtung umfasst ein Paar von Oszillatoranschlüssen, welches das Paar externer Anschlüsse ist, eine Oszillatorschaltung zum Erzeugen eines Taktsignals, das die integrierte Halbleiterschaltungsvorrichtung veranlasst, basierend auf ersten und zweiten Oszillatorsignalen zu arbeiten, welche die ersten beziehungsweise zweiten Signale sind, mit welchen das Paar von Oszillatoranschlüssen versorgt wird.

In einem dritten Ausführungsbeispiel der vorliegenden Erfindung wird eine integrierte Halbleiterschaltungsvorrichtung bereitgestellt. Die Vorrichtung umfasst ein Paar von Oszillatoranschlüssen, welches das Paar externer Anschlüsse ist, eine Oszillatorschaltung zum Erzeugen eines ersten Taktsignals, das eine erste Frequenz besitzt, basierend auf ersten und zweiten Oszillatorsignalen, welche die ersten beziehungsweise zweiten Signale sind, mit denen das Paar von Oszillatoranschlüssen versorgt wird, und eine interne Schaltung, die in Übereinstimmung mit dem ersten Taktsignal arbeitet, und eine Taktumschaltschaltung, die mit der Erkennungsschaltung verbunden ist, zum Erzeugen eines zweiten Taktsignals, welches eine zweite Frequenz besitzt, die höher ist als die erste Frequenz, basierend auf einem der dritten und vierten Signale, in Antwort auf das Erkennungssignal, und Versorgen der internen Schaltung mit dem zweiten Taktsignal anstelle des ersten Taktsignals.

Andere Aspekte und Vorteile der Erfindung werden aus der folgenden Beschreibung deutlich werden, die in Verbindung mit den beigefügten Zeichnungen gelesen werden sollte, welche beispielhaft die Prinzipien der Erfindung zeigen.

Die Erfindung und bevorzugte Zwecke und Vorteile davon können durch Bezugnahme auf die folgende Beschreibung der derzeit bevorzugten Ausführungsbeispiele zusammen mit den bestimmten erläuternden Ausführungsbeispielen und zusammen mit den beigefügten Zeichnungen am besten verstanden werden, in welchen:

1 ein erklärendes Diagramm ist, welches eine herkömmliche integrierte Halbleiterschaltungsvorrichtung zeigt;

2 ein schematisches Diagramm einer integrierten Halbleiterschaltungsvorrichtung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung ist;

3 ein Wellenformdiagramm ist, welches den normalen Betrieb der integrierten Halbleiterschaltungsvorrichtung der 1 zeigt;

4 ein Wellenformdiagramm ist, welches den Testmodus der integrierten Halbleiterschaltungsvorrichtung der 1 zeigt;

5 ein schematisches Diagramm der integrierten Halbleiterschaltungsvorrichtung der 1 ist, an welche ein Prüfgerät angeschlossen ist;

6 ein schematisches Diagramm einer integrierten Halbleiterschaltungsvorrichtung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung ist;

7 ein Wellenformdiagramm ist, welches den normalen Betrieb der integrierten Halbleiterschaltungsvorrichtung der 6 zeigt;

8 ein Wellenformdiagramm ist, welches den Testbetrieb der integrierten Halbleiterschaltungsvorrichtung der 6 zeigt;

9 ein schematisches Diagramm einer integrierten Halbleiterschaltungsvorrichtung gemäß einem dritten Ausführungsbeispiel ist, welches nicht zur vorliegenden Erfindung gehört;

10 ein Wellenformdiagramm ist, welches den normalen Betrieb der integrierten Halbleiterschaltungsvorrichtung der 9 zeigt;

11 ein Wellenformdiagramm ist, welches den Testbetrieb der integrierten Halbleiterschaltungsvorrichtung der 9 zeigt;

12 ein schematisches Diagramm einer integrierten Halbleiterschaltungsvorrichtung gemäß einem vierten Ausführungsbeispiel ist, welches nicht zur vorliegenden Erfindung gehört;

13 ein schematisches Diagramm einer integrierten Halbleiterschaltungsvorrichtung gemäß einem fünften Ausführungsbeispiel ist, welches nicht zur vorliegenden Erfindung gehört;

14 ein schematisches Blockdiagramm einer Testschaltung ist, die in einer integrierten Halbleiterschaltungsvorrichtung gemäß einem sechsten Ausführungsbeispiel der vorliegenden Erfindung enthalten ist;

15 ein schematisches Blockdiagramm einer integrierten Halbleiterschaltungsvorrichtung eines weiteren Beispiels ist; und

16 ein schematisches Diagramm einer integrierten Halbleiterschaltungsvorrichtung eines noch weiteren Beispiels ist.

In den Zeichnungen werden durchgehend gleiche Bezugszeichen für gleiche Elemente verwendet.

Das Folgende beschreibt eine integrierte Halbleiterschaltungsvorrichtung 10 gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung mit Bezugnahme auf die Zeichnungen.

Wie in 2 gezeigt umfasst die integrierte Halbleiterschaltungsvorrichtung 10 eine Oszillatorschaltung 11, eine Moduserkennungsschaltung 12, eine Testschaltung 13 und eine interne Schaltung 14.

Die Oszillatorschaltung 11 enthält einen Widerstand 11a und eine Inverterschaltung 11b, welche parallel mit einem Paar von Oszillatoranschlüssen X0 und X1 verbunden sind. Die Oszillatoranschlüsse X0 und X1 sind externe Anschlüsse. Die Inverterschaltung 11b ist eine Gatterschaltung, die einen hohen Widerstand besitzt. Ein Kristalloszillator H ist zwischen den Oszillatoranschlüssen X0 und X1 angeschlossen. Die zwei Anschlüsse (Oszillatoranschlüsse X0 und X1) des Kristalloszillators H sind jeweils mit einer Niederspannungsenergieversorgung verbunden, über ein Paar von Kondensatoren C. Die Oszillatorschaltung 11 und der Kristalloszillator H erzeugen ein Systemtaktsignal, welches eine vorbestimmte Oszillationsfrequenz besitzt. Das Systemtaktsignal wird der internen Schaltung 14 über eine Inverterschaltung 15 bereitgestellt. Die interne Schaltung 14 arbeitet in Übereinstimmung mit dem Systemtaktsignal.

Die Moduserkennungsschaltung 12 umfasst eine Inverterschaltung 16, eine NAND-Schaltung 17, ein Tiefpassfilter (LPF) 18 und einen Vergleicher 19. Die Moduserkennungsschaltung 12 erkennt einen Signalpegel an jedem der Oszillatoranschlüsse X0 und X1, und versorgt die Testschaltung 13 mit einem Modusbestimmungssignal (Erkennungssignal) gemäß dem erkannten Signalpegel.

Die NAND-Schaltung 17 besitzt einen ersten Eingabeanschluss, der mit dem Oszillatoranschluss X0 über die Inverterschaltung 16 verbunden ist, und einen zweiten Eingabeanschluss, der mit dem Oszillatoranschluss X1 über die Inverterschaltung 15 verbunden ist. Sowohl die Inverterschaltung 15 als auch die Inverterschaltung 16 ist eine Hystereseinverterschaltung, die Hysteresecharacteristika besitzt.

Ein Ausgabeanschluss der NAND-Schaltung 17 ist mit einem Eingabeanschluss des LPF 18 verbunden. Ein Ausgabeanschluss des LPF 18 ist mit einem Eingabeanschluss des Vergleichers 19 verbunden. Ein Ausgabeanschluss des Vergleichers 19 ist mit der Testschaltung 13 verbunden. Die Testschaltung 13 wird mit einem Ausgabesignal des Vergleichers 19 als ein Bestimmungssignal CO versorgt, welches entweder den normalen Betriebsmodus oder den Testmodus indiziert. Wenn das Bestimmungssignal CO. welches durch die Moduserkennungsschaltung 12 bereitgestellt wird, den Testmodus indiziert, erzeugt die Testschaltung 13 ein Testsignal, das ein vorbestimmtes Muster gemäß dem Bestimmungssignal CO besitzt, und versorgt die interne Schaltung 14 mit dem Testsignal.

3 ist ein Wellenformdiagramm, welches den Betrieb der integrierten Halbleiterschaltungsvorrichtung 10 im normalen Betriebsmodus zeigt. 4 ist ein Wellenformdiagramm, welches den Betrieb im Testmodus zeigt. Jedes Wellenformdiagramm zeigt den Signalpegel an jedem der Oszillatoranschlüsse X0 und X1, einem Ausgabeknoten N1 der Inverterschaltung 16, einem Ausgabeknoten N2 der Inverterschaltung 15, einem Ausgabeknoten N3 der NAND-Schaltung 17 und einem Ausgabeknoten N4 des LPF 18, und den Signalpegel des Bestimmungssignals CO.

Das folgende Erste beschreibt den normalen Betrieb der integrierten Halbleiterschaltungsvorrichtung 10.

Wie in den 2 und 3 gezeigt, werden mit der Verwendung des Kristalloszillators H erste und zweite Oszillationssignale, welche einander entgegengesetzte Phasen besitzen und welche im Wesentlichen sinusförmige Wellenformen besitzen, in den Oszillatoranschlüssen X0 beziehungsweise X1 erzeugt. Das erste Oszillationssignal, welches in dem Oszillatoranschluss X0 mit der Verwendung des Kristalloszillators H erzeugt wird, wird in der Inverterschaltung 11b verstärkt. Das verstärkte erste Oszillationssignal wird als ein Systemtaktsignal an die interne Schaltung 14 über die Inverterschaltung 15 bereitgestellt.

Die Inverterschaltung 16 gibt ein erstes Inversionssignal, welches durch Invertieren des Signalpegels des ersten Oszillationssignals erhalten wird, das in dem Oszillatoranschluss X0 erzeugt wird, an ihren Ausgabeknoten N1 aus. Die Inverterschaltung 15 gibt ein zweites Inversionssignal, welches durch Invertieren des Signalpegels des zweiten Oszillationssignals erhalten wird, das in dem Oszillatoranschluss X1 erzeugt wird, an ihren Ausgabeknoten N2 aus. Wenn das erste Inversionssignal am Ausgabeknoten N1 der Inverterschaltung 16 auf einen hohen ("H") Pegel geht, geht das zweite Inversionssignal am Ausgabeknoten N2 der Inverterschaltung 15 auf einen niedrigen ("L") Pegel. Wenn das erste Inversionssignal am Ausgabeknoten N1 der Inverterschaltung 16 auf den "L"-Pegel geht, geht das zweite Inversionssignal am Ausgabeknoten N2 der Inverterschaltung 15 auf den "H"-Pegel.

Auf diese Weise wird einer der Eingabeanschlüsse der NAND-Schaltung 17 mit einem Eingabesignal mit "L"-Pegel versorgt. Somit wird ein Ausgabesignal mit "H"-Pegel in dem Ausgabeknoten N3 der NAND-Schaltung 17 erzeugt. Das Timing, bei welchem der Ausgabepegel in jeder der Inverterschaltungen 15 und 16 invertiert wird, kann sich etwas unterscheiden, abhängig von ihren Schaltungscharakteristika. Wenn sich das Timing unterscheidet, kann Rauschen beim "L"-Pegel in dem Ausgabeknoten N2 der NAND-Schaltung 17 auftreten. Solches Rauschen wird durch das LPF 18 entfernt. Demzufolge wird der Ausgabeknoten N4 des LPF 18 auf dem "H"-Pegel beibehalten (Spannung Vcc einer Hochspannungsenergieversorgung in diesem Fall). Der Vergleicher 19 vergleicht den Signalpegel am Knoten N4 mit einem Referenzpegel (speziell ungefähr 2/3 VCC), und versorgt die Testschaltung 13 mit einem Bestimmungssignal CO mit "H"-Pegel, welches das Vergleichsergebnis ist. Die Testschaltung 13 bestimmt, dass die integrierte Halbleiterschaltungsvorrichtung 10 im normalen Betriebsmodus ist, basierend auf dem Bestimmungssignal CO mit "H"-Pegel, und führt den Testbetrieb nicht durch.

Das Folgende beschreibt den Testbetrieb der integrierten Halbleiterschaltungsvorrichtung 10. Zum Zeitpunkt des Testens ist ein LSI-Prüfgerät 20 mit den Oszillatoranschlüssen X0 und X1 verbunden, wie in 5 gezeigt. Wie in den 4 und 5 gezeigt, versorgt das LSI-Prüfgerät 20 die Oszillatoranschlüsse X0 und X1 mit ersten beziehungsweise zweiten Eingabesignalen, welche die gleiche Phase besitzen. Jedes der ersten und zweiten Eingabesignale ist ein Pulssignal mit einer "H"-Pegelperiode und einer "L"-Pegelperiode, die im Wesentlichen gleich sind (ein Signal mit einem Auslastungsverhältnis von 50%). Das zweite Eingabesignal wird als ein Systemtaktsignal der internen Schaltung 14 über die Inverterschaltung 15 bereitgestellt.

Hier ist die Inverterschaltung 11b, die einen hohen Widerstand in der Oszillatorschaltung 11 besitzt, vernachlässigbar. Somit werden die Inverterschaltung 16 und die Inverterschaltung 15 mit den ersten beziehungsweise zweiten Eingabesignalen versorgt, welche die gleiche Phase besitzen. Das erste Eingabesignal wird durch die Inverterschaltung 16 invertiert, so dass ein invertiertes erstes Eingabesignal in dem Ausgabeknoten N1 erzeugt wird. Das zweite Eingabesignal wird durch die Inverterschaltung 15 invertiert, so dass ein invertiertes zweites Eingabesignal in dem Ausgabeknoten N2 erzeugt wird. Wenn sowohl der Ausgabeknoten N1 als auch der Ausgabeknoten N2 auf dem "H"-Pegel sind, wird der Ausgabeknoten N3 der NAND-Schaltung 17 auf den "L"-Pegel eingestellt. Wenn sowohl der Ausgabeknoten N1 als auch der Ausgabeknoten N2 auf dem "L"-Pegel sind, wird der Ausgabeknoten N3 der NAND-Schaltung 17 auf den "H"-Pegel eingestellt. Ein Ausgabesignal der NAND-Schaltung 17 besitzt ein Auslastungsverhältnis von 50%, basierend auf den ersten und zweiten Eingabesignalen des LSI-Prüfgeräts 20. Demzufolge wird der Signalpegel am Ausgabeknoten N4 des LPF 18 verringert und auf einen Pegel eingestellt, der zwischen den "H"-Pegel und den "L"-Pegel fällt (ungefähr 1/2 Vcc). Mit anderen Worten glättet das LPF 18 den Signalpegel des Ausgabesignals (Pulssignals) der NAND-Schaltung 17.

Der Vergleicher 19 vergleicht den Signalpegel am Knoten N4 mit einem Referenzpegel (ungefähr 2/3 Vcc), und versorgt die Testschaltung 13 mit einem Bestimmungssignal mit "L"-Pegel (Erkennungssignal) CO, welches das Vergleichsergebnis ist. Die Testschaltung 13 bestimmt, dass die integrierte Halbleiterschaltungsvorrichtung 10 in dem Testmodus ist, basierend auf dem Bestimmungssignal mit "L"-Pegel. Die Testschaltung 13 erzeugt ein vorbestimmtes Testsignal und betreibt die interne Schaltung 14 basierend auf dem Testsignal, um zu prüfen, ob die interne Schaltung 14 richtig arbeitet.

Die integrierte Halbleiterschaltungsvorrichtung 10 gemäß dem ersten Ausführungsbeispiel besitzt die folgenden Vorteile.

• (1) Die Moduserkennungsschaltung 12 erkennt, dass die Oszillatoranschlüsse X0 und X1 mit den ersten beziehungsweise zweiten Eingabesignalen versorgt werden, welche die gleiche Phase besitzen, durch das LSI-Prüfgerät 20, und erzeugt ein Bestimmungssignal CO mit "L"-Pegel zum Einstellen des Testmodus. In diesem Fall bestimmt die Testschaltung 13, dass die integrierte Halbleiterschaltungsvorrichtung 10 im Testmodus ist, basierend auf dem Bestimmungssignal CO mit "L"-Pegel, und versorgt die interne Schaltung 14 mit einem Systemtaktsignal, entsprechend einer Frequenz des zweiten Eingabesignals. Auf diese Weise können die Oszillatoranschlüsse X0 und X1 in der integrierten Halbleiterschaltungsvorrichtung 10 nicht nur verwendet werden, um die Oszillatorschaltung 11 zu betreiben, sondern auch, um den Testmodus einzustellen. Somit kann die integrierte Halbleiterschaltungsvorrichtung 10 den Testmodus einstellen zum Testen des Betriebs der internen Schaltung 14, ohne externe Anschlüsse besitzen zu müssen, die für Testzwecke vorgesehen sind (Testanschlüsse). Eine Erhöhung der Anzahl von Anschlüssen der integrierten Halbleiterschaltungsvorrichtung 10 wird verhindert. Demzufolge wird die integrierte Halbleiterschaltungsvorrichtung 10 verkleinert und werden die Herstellungskosten reduziert.
• (2) Ein typischer Mikrocontroller besitzt Oszillatoranschlüsse X0 und X1. Indem einfach die Funktion eines Testanschlusses zu den Oszillatoranschlüssen X0 und X1 hinzugefügt wird, wird daher eine Erhöhung der Anzahl von Anschlüssen der integrierten Halbleiterschaltungsvorrichtung 10 verhindert. Auf diese Weise ist die integrierte Halbleiterschaltungsvorrichtung 10 gemäß dem vorliegenden Ausführungsbeispiel in der Anwendung praktikabel.

Das Folgende beschreibt eine integrierte Halbleiterschaltungsvorrichtung 21 gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung. Wie in 6 gezeigt, enthält die integrierte Halbleiterschaltungsvorrichtung 21 gemäß dem vorliegenden Ausführungsbeispiel eine Oszillatorschaltung 11, eine Moduserkennungsschaltung 22, eine Umschaltschaltung 23 und eine interne Schaltung 14.

Im normalen Betriebsmodus der integrierten Halbleiterschaltungsvorrichtung 21 erzeugen die Oszillatorschaltung 11 und ein Kristalloszillator H, der mit Oszillatoranschlüssen X0 und X1 verbunden ist, ein Systemtaktsignal, welches eine vorbestimmte Frequenz (z.B. 1 MHz) besitzt. Das Systemtaktsignal wird der internen Schaltung 14 über eine Inverterschaltung 15 und die Umschaltschaltung 23 bereitgestellt.

Im Testbetrieb der integrierten Halbleiterschaltungsvorrichtung 21 ist ein LSI-Prüfgerät 20 mit den Oszillatoranschlüssen X0 und X1 verbunden. Das LSI-Prüfgerät 20 versorgt die Oszillatoranschlüsse X0 und X1 mit ersten beziehungsweise zweiten Eingabesignalen, welche die gleiche Phase besitzen. Jedes der ersten und zweiten Eingabesignale besitzt eine Frequenz (z.B. 50 MHz), die höher ist als eine Frequenz (1 MHz) des Systemtaktsignals, das im normalen Betriebsmodus bereitgestellt wird. Die Moduserkennungsschaltung 22 enthält drei Inverterschaltungen 24, 25 und 26, eine NDR-Schaltung 27 und ein LPF 18. Die Moduserkennungsschaltung 22 erkennt, dass die Oszillatoranschlüsse X0 und X1 mit den ersten beziehungsweise zweiten Eingabesignalen versorgt werden, welche die gleiche Phase besitzen.

Die Inverterschaltung 15, welche im normalen Betriebsmodus ein Systemtaktsignal überträgt, ist eine Gatterschaltung, die dafür ausgelegt ist, um bei einer niedrigen Frequenz von 1 MHz zu arbeiten. Dies bedeutet, dass die Inverterschaltung 15 das zweite Eingabesignal mit hoher Frequenz, welches durch das LSI-Prüfgerät 20 bereitgestellt wird, nicht als ein Systemtaktsignal übertragen kann. Aus diesem Grund enthält die Halbleiterschaltungsvorrichtung 21 gemäß dem zweiten Ausführungsbeispiel eine NAND-Schaltung 28 und eine Inverterschaltung 29 zum Übertragen eines Hochfrequenzsignals. Das erste Eingabesignal mit hoher Frequenz, welches durch das LSI-Prüfgerät 20 über die NAND-Schaltung 28 und die Inverterschaltung 19 bereitgestellt wird, wird als ein Systemtaktsignal übertragen.

In der Moduserkennungsschaltung 22 besitzt die NOR-Schaltung 27 einen ersten Eingabeanschluss, der mit dem Oszillatoranschluss X0 über die Inverterschaltung 24 verbunden ist, und einen zweiten Eingabeanschluss, der mit dem Oszillatoranschluss X1 über die Inverterschaltung 15 verbunden ist. Ein Ausgabeanschluss der NDR-Schaltung 27 ist mit einem Eingabeanschluss des LPF 18 verbunden. Ein Ausgabeanschluss des LPF 18 ist mit einem Eingabeanschluss der Inverterschaltung 25 verbunden. Ein Ausgabeanschluss der Inverterschaltung 25 ist mit einem Eingabeanschluss der Inverterschaltung 26 verbunden. Die Umschaltschaltung 23 wird mit einem Ausgabesignal der Inverterschaltung 25 versorgt.

Die NAND-Schaltung 28 besitzt einen ersten Eingabeanschluss zum Empfangen eines Ausgabesignals der Inverterschaltung 26, einen zweiten Eingabeanschluss, der mit dem Oszillatoranschluss X0 verbunden ist, und einen Ausgabeanschluss, der mit der Umschaltschaltung 23 über die Inverterschaltung 29 verbunden ist.

Wenn die Moduserkennungsschaltung 22 den Testmodus erkennt (wenn die Oszillatoranschlüsse X0 und X1 mit den ersten beziehungsweise zweiten Eingabesignalen versorgt werden, welche die gleiche Phase besitzen), steuert das Ausgabesignal der Inverterschaltung 25 die Umschaltschaltung 23, so dass die Inverterschaltung 29 mit der internen Schaltung 14 über die Umschaltschaltung 23 verbunden ist. Hier versorgt das LSI-Prüfgerät 20 die interne Schaltung 14 mit einem Eingabesignal mit hoher Frequenz über die NAND-Schaltung 28, die Inverterschaltung 29 und die Umschaltschaltung 23. Im Testmodus arbeitet die interne Schaltung 14 daher in Übereinstimmung mit einem Systemtaktsignal, welche eine Frequenz besitzt, die höher ist als eine Frequenz des Systemtaktsignals, das im normalen Betriebsmodus bereitgestellt wird.

7 ist ein Wellenformdiagramm, welches den Betrieb der integrierten Halbleiterschaltungsvorrichtung 21 im normalen Betriebsmodus zeigt. 8 ist ein Wellenformdiagramm, welches den Betrieb im Testmodus zeigt. Jedes Wellenformdiagramm zeigt den Signalpegel an jedem der Oszillatoranschlüsse X0 und X1, einem Ausgabeknoten N1 der Inverterschaltung 24, einem Ausgabeknoten N2 der Inverterschaltung 15, einem Ausgabeknoten N3 der NDR-Schaltung 27, einem Ausgabeknoten N4 des LPF 18, einem Ausgabeknoten N5 der Inverterschaltung 25 und einem Ausgabeknoten N6 der Inverterschaltung 29.

Das folgende Erste beschreibt den normalen Betrieb der integrierten Halbleiterschaltungsvorrichtung 21.

Wie in den 6 und 7 gezeigt, werden mit der Verwendung des Kristalloszillators H erste und zweite Oszillationssignale, welche einander entgegengesetzte Phasen besitzen und welche im Wesentlichen sinusförmige Wellenformen besitzen, in den Oszillatoranschlüssen X0 beziehungsweise X1 erzeugt. Die Inverterschaltung 24 gibt ein Inversionssignal, welches durch Invertieren des Signalpegels des ersten Oszillationssignals erhalten wird, das in dem Oszillatoranschluss X0 erzeugt wird, an den Ausgabeknoten N1 aus. Die Inverterschaltung 15 gibt ein Inversionssignal, welches durch Invertieren des Signalpegels des zweiten Oszillationssignals erhalten wird, das in dem Oszillatoranschluss X1 erzeugt wird, an den Ausgabeknoten N2 aus. Wenn das Signal an dem Ausgabeknoten N1 der Inverterschaltung 24 auf den "H"-Pegel geht, geht das Signal am Ausgabeknoten N2 der Inverterschaltung 15 auf den "L"-Pegel. Wenn das Signal an dem Ausgabeknoten N1 der Inverterschaltung 24 auf den "L"-Pegel geht, geht das Signal an dem Ausgabeknoten N2 der Inverterschaltung 15 auf den "H"-Pegel.

Auf diese Weise wird einer der Eingabeanschlüsse der NDR-Schaltung 27 mit einem Eingabesignal mit "H"-Pegel versorgt. Somit wird der Ausgabeknoten N3 beim "L"-Pegel eingestellt, und der Ausgabeknoten N4 des LPF 18 wird auch beim "L"-Pegel eingestellt. Hier wird der Ausgabeknoten N5 der Inverterschaltung 25 beim "H"-Pegel eingestellt, so dass der erste Eingabeanschluss der NAND-Schaltung 28 mit einem Signal mit "L"-Pegel über die Inverterschaltung 26 versorgt wird. Die NAND-Schaltung 28 gibt immer ein Signal mit "H"-Pegel aus, ohne Rücksicht auf den Signalpegel an ihrem zweiten Eingabeanschluss (Oszillatoranschluss X0), so dass der Ausgabeknoten N6 der Inverterschaltung 29 beim "L"-Pegel eingestellt wird.

Die Umschaltschaltung 23 wird mit einem Signal mit "H"-Pegel von dem Ausgabeknoten N5 der Inverterschaltung 25 in der Moduserkennungsschaltung 22 versorgt, so dass der Übertragungsweg der Umschaltschaltung 23 auf den Weg zur Inverterschaltung 15 umgeschaltet wird. Mit diesem Umschalten wird ein Oszillationssignal, das aus der Oszillationsschaltung 11 ausgegeben wird, als ein Systemtaktsignal an die interne Schaltung 14 bereitgestellt, über die Inverterschaltung 15 und die Umschaltschaltung 23.

Das Folgende beschreibt den Testbetrieb der integrierten Halbleiterschaltungsvorrichtung 21.

Wie in 8 gezeigt, versorgt das LSI-Prüfgerät 20 die Oszillatoranschlüsse X0 und X1 mit den ersten beziehungsweise zweiten Eingabesignalen, welche die gleiche Phase besitzen. Jedes der ersten und zweiten Eingabesignale ist ein Pulssignal, welches eine Frequenz (50 MHz) besitzt, die höher ist als eine Frequenz (1 MHz) des Taktsignals, das im normalen Modus bereitgestellt wird.

Im Testmodus werden die ersten und zweiten Eingabesignale, welche durch das LSI-Prüfgerät 20 bereitgestellt werden, in den Inverterschaltungen 15 beziehungsweise 24 invertiert. Somit besitzen die Ausgabeknoten N1 und N2 den gleichen Spannungspegel. Wenn beide Ausgabeknoten N1 und N2 auf dem "H"-Pegel sind, wird der Ausgabeknoten N3 der NOR-Schaltung 27 beim "L"-Pegel eingestellt. Wenn beide Ausgabeknoten N1 und N2 auf dem "L"-Pegel sind, wird der Ausgabeknoten N3 der NDR-Schaltung 27 beim "H"-Pegel eingestellt. Demzufolge steigt der Signalpegel des Ausgabeknotens N4 des LPF 18 an und wird bei einem Spannungspegel eingestellt (ungefähr 1/2 Vcc), der zwischen den "H"-Pegel und den "L"-Pegel fällt, und der Ausgabeknoten N5 der Inverterschaltung 25 wird beim "L"-Pegel eingestellt.

Die Inverterschaltung 25 ist eine Gatterschaltung, die aus einem NMOS-(N-Kanal Metalloxidhalbleiter) Transistor und einem PMOS-(P-Kanal Metalloxidhalbleiter) Transistor besteht. Eine Schwellenspannung der Inverterschaltung 25 wird bei ungefähr 1/3 Vcc eingestellt, indem ein Steuerleistungsverhältnis der zwei Transistoren angepasst wird. Die Inverterschaltung 25 gibt ein Signal mit "L"-Pegel aus, wenn ihr Eingabepegel (Signalpegel am Ausgabeknoten N4) auf oder über ungefähr 1/3 Vcc ansteigt. Die Umschaltschaltung 23 schaltet ihren Übertragungsweg auf den Weg zur Inverterschaltung 29 um, in Antwort auf ein Signal mit "L"-Pegel, das durch die Inverterschaltung 25 bereitgestellt wird.

Der erste Eingabeanschluss der NAND-Schaltung 28 wird mit einem Signal mit "H"-Pegel über die Inverterschaltung 26 versorgt. Die NAND-Schaltung 28 invertiert das erste Eingabesignal, welches von dem Oszillatoranschluss X0 an ihren zweiten Eingabeanschluss bereitgestellt wird, um ein invertiertes erstes Eingabesignal zu erzeugen. Das invertierte erste Eingabesignal, das durch die NAND-Schaltung 28 erzeugt wird, wird ferner durch die Inverterschaltung 29 invertiert.

Das erste Eingabesignal mit hoher Frequenz, das dem Oszillatoranschluss X0 durch das LSI-Prüfgerät 20 bereitgestellt wird, wird an den Ausgabeknoten N6 der Inverterschaltung 29 übertragen. Das erste Eingabesignal, das an den Ausgabeknoten N6 übertragen wird, wird als ein Systemtaktsignal an die interne Schaltung 14 über die Umschaltschaltung 23 bereitgestellt. Basierend auf dem Systemtaktsignal wird geprüft, ob die interne Schaltung 14 richtig arbeitet.

Die integrierte Halbleiterschaltungsvorrichtung 21 gemäß dem zweiten Ausführungsbeispiel besitzt die folgenden Vorteile.

Die Moduserkennungsschaltung 22 erkennt, dass die Oszillatoranschlüsse X0 und X1 mit den ersten beziehungsweise zweiten Eingabesignalen versorgt werden, welche die gleiche Phase besitzen, und steuert die Umschaltschaltung 23 basierend auf dem Erkennungsergebnis. Diese Steuerung veranlasst den Übertragungsweg eines Systemtaktsignals umgeschaltet zu werden, so dass die interne Schaltung 14 mit einem Systemtaktsignal versorgt wird, welches eine höhere Frequenz besitzt als ein Oszillationssignal. Basierend auf dem Systemtaktsignal mit hoher Frequenz wird geprüft, ob die interne Schaltung 14 richtig arbeitet. Auf diese Weise können die Oszillatoranschlüsse X0 und X1 nicht nur verwendet werden, um die Oszillatorschaltung 11 zu betreiben, sondern auch dazu, um die Frequenz eines Systemtaktsignals umzuschalten.

Das Folgende beschreibt eine integrierte Halbleiterschaltungsvorrichtung 31 gemäß einem dritten Ausführungsbeispiel, das nicht zur vorliegenden Erfindung gehört. Wie in 9 gezeigt, enthält die integrierte Halbleiterschaltungsvorrichtung 31 eine Oszillatorschaltung 11, eine Testschaltung 13, eine interne Schaltung 14 und eine Moduserkennungsschaltung 32. Die Moduserkennungsschaltung 32 enthält eine Referenzenergieversorgungsschaltung 33, einen Vergleicher 34, ein Rauschfilter 35, eine NDR-Schaltung 36 und eine Inverterschaltung 37. Der Vergleicher 34 besitzt einen Eingabeanschluss ohne Inversion, der mit einem Oszillatoranschluss X0 verbunden ist, und einen Eingabeanschluss mit Inversion, der mit der Referenzenergieversorgungsschaltung 33 verbunden ist. Der Vergleicher 34 vergleicht den Signalpegel an dem Oszillatoranschluss X0 mit einer Referenzspannung Vref (speziell 4,5 V), die aus der Referenzenergieversorgungsschaltung 33 ausgegeben wird. Der Vergleicher 34 gibt ein Signal mit "H"-Pegel aus, wenn der Signalpegel höher ist als die Referenzspannung Vref, und gibt ein Signal mit "L"-Pegel aus, wenn der Signalpegel niedriger ist als die Referenzspannung Vref.

Die NDR-Schaltung 36 besitzt einen ersten Eingabeanschluss, der mit einem Ausgabeanschluss des Vergleichers 34 verbunden ist, einen zweiten Anschluss, der mit dem Ausgabeanschluss des Vergleichers 34 über das Rauschilfter 35 verbunden ist, und einen Ausgabeanschluss, der mit der Testschaltung 13 über die Inverterschaltung 37 verbunden ist. Das Rauschfilter 35 besteht aus einem Widerstand, einer Diode und einem Kondensator.

10 ist ein Wellenformdiagramm, welches den Betrieb der integrierten Halbleiterschaltungsvorrichtung 31 im normalen Betriebsmodus zeigt. 11 ist ein Wellenformdiagramm, welches den Betrieb im Testmodus zeigt. Jedes Wellenformdiagramm zeigt den Signalpegel sowohl an dem Oszillatoranschluss X0, einem Ausgabeknoten N1 der Inverterschaltung 15, einem Ausgabeknoten N2 des Vergleichers 34, einem Ausgabeknoten N3 des Rauschfilters 35 als auch einem Ausgabeknoten N4 der Inverterschaltung 37.

Wie in 10 gezeigt besitzt ein erstes Oszillationssignal in dem Oszillatoranschluss X0 eine Amplitude von Spannungspegeln, welche von 1 bis 4 V reichen, zwischen einer niedrigen Energieversorgungspannung (0 V) und einer hohen Energieversorgungsspannung (5 V). Ein zweites Oszillationssignal in einem Oszillatoranschluss X1 besitzt eine entgegengesetzte Phase zu der Phase des ersten Oszillationssignals. Die Inverterschaltung 15 invertiert das zweite Oszillationssignal und gibt das invertierte zweite Oszillationssignal an den Ausgabeknoten N1 aus. Das invertierte zweite Oszillationssignal wird der internen Schaltung 14 als ein Systemtaktsignal bereitgestellt.

Das erste Oszillationssignal, das von dem Oszillatoranschluss X0 an den Vergleicher 34 bereitgestellt wird, besitzt eine Spannung, die niedriger ist als die Referenzspannung Vref. Somit wird der Ausgabeknoten N2 des Vergleichers 34 auf dem "L"-Pegel beibehalten. Hier ist der Ausgabeknoten N3 des Rauschfilters 35 auch beim "L"-Pegel eingestellt, so dass die NDR-Schaltung 36 ein Signal mit "H"- Pegel ausgibt. Das Ausgabesignal wird durch die Inverterschaltung 37 invertiert, so dass der Ausgabeknoten N4 beim "L"-Pegel eingestellt wird. Die Testschaltung 13 bestimmt, dass die integrierte Halbleiterschaltungsvorrichtung 31 im normalen Betriebszustand ist, basierend auf dem Signal mit "L"-Pegel, welches durch die Moduserkennungsschaltung 32 (Inverterschaltung 37) bereitgestellt wird, und führt keinen Testbetrieb aus.

Im Testbetrieb der integrierten Halbleiterschaltungsvorrichtung 31 ist ein LSI-Prüfgerät 20 mit dem Oszillatoranschluss X0 verbunden. Wie in 11 gezeigt versorgt das LSI-Prüfgerät 20 den Oszillatoranschluss X0 mit einem Eingabesignal, welches eine vorbestimmte Frequenz besitzt. Das Eingabesignal wird durch die Inverterschaltung 11b invertiert und wird ferner durch die Inverterschaltung 15 invertiert. Somit wird das aus der Inverterschaltung 15 an den Ausgabeknoten N1 ausgegebene Signal, welches die gleiche Phase besitzt wie das Eingabesignal des Oszillatorsanschlusses X0, der internen Schaltung 14 als ein Systemtaktsignal bereitgestellt.

Ein Eingabesignal mit "H"-Pegel, welches dem Oszillatoranschluss X0 durch das LSI-Prüfgerät 20 bereitgestellt wird, besitzt einen Spannungspegel von 5 V, der höher ist als die Referenzspannung Vref (4,5 V). Der Vergleicher 34 stellt den Ausgabeknoten N2 beim "H"-Pegel ein, wenn das Eingabesignal auf dem "H"-Pegel ist, und stellt den Ausgabeknoten N2 beim "L"-Pegel ein, wenn das Eingabesignal auf dem "L"-Pegel ist.

Wenn der Ausgabeknoten N2 auf dem "H"-Pegel ist, wird das Signal mit "H"-Pegel an den Ausgabeknoten N3 über die Diode des Rauschfilters 35 übertragen. Wenn der Ausgabeknoten N2 auf dem "L"-Pegel ist, wird das Signal mit "L"-Pegel durch die Diode des Rauschfilters 35 unterbrochen. Der Spannungspegel des Ausgabeknotens N3 nimmt gemäß einer zeitkonstante allmählich ab, welche durch den Kondensator und den Widerstand vorbestimmt wird. Demzufolge gibt die NDR-Schaltung 36 ein Ausgabesignal mit "L"-Pegel aus. Das Ausgabesignal wird durch die Inverterschaltung 37 invertiert, so dass der Ausgabeknoten N4 beim "H"-Pegel eingestellt wird.

Die Testschaltung 13 bestimmt, dass die integrierte Halbleiterschaltungsvorrichtung 31 im Testmodus ist, basierend auf dem Erkennungssignal mit "H"-Pegel, welches durch die Moduserkennungsschaltung 32 (Inverterschaltung 37) bereitgestellt wird, und versorgt die interne Schaltung 14 mit einem vorbestimmten Testsignal. Die Testschaltung 13 prüft, ob die interne Schaltung 14 richtig arbeitet, basierend auf dem Testsignal.

Die integrierte Halbleiterschaltungsvorrichtung 31 gemäß dem dritten Ausführungsbeispiel besitzt die folgenden Vorteile.

Das LSI-Prüfgerät 20 versorgt den Oszillatoranschluss X0 mit einem Eingabesignal, welches einen höheren Pegel besitzt als ein Amplitudenpegel eines Oszillationssignals, das im normalen Modus bereitgestellt wird. Die Moduserkennungsschaltung 32 erkennt das Eingabesignal, welches durch das LSI-Prüfgerät 20 bereitgestellt wird, und versorgt die Testschaltung 13 mit einem Erkennungssignal mit "H"-Pegel. Die Testschaltung 13 bestimmt, dass die integrierte Halbleiterschaltungsvorrichtung 31 im Testmodus ist, basierend auf dem Erkennungssignal. Somit kann die integrierte Halbleiterschaltungsvorrichtung 31 den Testmodus zum Testen des Betriebs der internen Schaltung 14 einstellen, ohne einen Testanschluss besitzen zu müssen.

Das Folgende beschreibt eine integrierte Halbleiterschaltungsvorrichtung 41 gemäß einem vierten Ausführungsbeispiel, das nicht zur vorliegenden Erfindung gehört. Wie in 12 gezeigt enthält die integrierte Halbleiterschaltungsvorrichtung 41 gemäß dem vierten Ausführungsbeispiel eine Moduserkennungsschaltung 42, welche sich von der Moduserkennungsschaltung 32 gemäß dem dritten Ausführungsbeispiel unterscheidet. Die Moduserkennungsschaltung 42 erkennt unabhängig den Pegel jedes von ersten und zweiten Eingabesignalen, die Oszillatoranschlüssen X0 beziehungsweise X1 bereitgestellt werden.

Die Moduserkennungsschaltung 42 enthält eine Referenzenergieversorgungsschaltung 33, zwei Vergleicher 34, zwei Rauschfilter 35, zwei NDR-Schaltungen 36 und zwei Inverterschaltungen 37. Der erste Vergleicher 34 besitzt einen Eingabeanschluss ohne Inversion, der mit dem Oszillatoranschluss X0 verbunden ist, und einen Eingabeanschluss mit Inversion, der mit der Referenzenergieversorgungsschaltung 33 verbunden ist. Der zweite Vergleicher 34 besitzt einen Eingabeanschluss ohne Inversion, der mit dem Oszillatoranschluss X1 verbunden ist, und einen Eingabeanschluss mit Inversion, der mit der Referenzenergieversorgungsschaltung 33 verbunden ist. Die Verbindung des Vergleichers 34, des Rauschfilters 35, der NDR-Schaltung 36 und der Inverterschaltung 37 ist die gleiche wie die Verbindung der entsprechenden Komponenten der Moduserkennungsschaltung 32 gemäß dem dritten Ausführungsbeispiel.

Die Moduserkennungsschaltung 42 erkennt den Pegel jedes der ersten und zweiten Eingabesignale, die den Oszillatoranschlüssen X0 beziehungsweise X1 bereitgestellt werden, indem der Pegel jedes der ersten und zweiten Eingabesignale gesteuert wird. Die Moduserkennungsschaltung 42 versorgt dann die Testschaltung 13 mit Erkennungssignalen S1 und S2 gemäß den Erkennungsergebnissen.

Wenn beispielsweise der Oszillatoranschluss X0 mit dem ersten Eingabesignal mit einer Amplitude von 0 bis 5 V versorgt wird und der Oszillatoranschluss X1 mit dem zweiten Eingabesignal mit einer Amplitude von 1 bis 4 V versorgt wird, durch das LSI-Prüfgerät 20, erzeugt die Moduserkennungsschaltung 42 ein Erkennungssignal S1 mit "H"-Pegel und ein Erkennungssignal S2 mit "L"-Pegel. In diesem Fall bestimmt die Testschaltung 13, dass die integrierte Halbleiterschaltungsvorrichtung 41 in einem ersten Testmodus ist, basierend auf der Signalpegelkombination dieser Erkennungssignale, und versorgt die interne Schaltung 14 mit einem Testsignal, welches ein Testmuster gemäß dem ersten Testmodus besitzt.

Wenn der Oszillatoranschluss X0 mit dem ersten Eingabesignal mit einer Amplitude von 1 bis 4 V versorgt wird und der Oszillatoranschluss X1 mit dem zweiten Eingabesignal mit einer Amplitude von 0 bis 5 V versorgt wird, durch das LSI-Prüfgerät 20, erzeugt die Moduserkennungsschaltung 42 ein Erkennungssignal Si mit "L"-Pegel und ein Erkennungssignal S2 mit "H"-Pegel. In diesem Fall bestimmt die Testschaltung 13, dass die integrierte Halbleiterschaltungsvorrichtung 41 in einem zweiten Testmodus ist, basierend auf der Signalpegelkombination dieser Erkennungssignale, und versorgt die interne Schaltung 14 mit einem Testsignal, welches ein Testmuster gemäß dem zweiten Testmodus besitzt.

Wenn die Oszillatoranschlüsse X0 und X1 mit den ersten beziehungsweise zweiten Eingabesignalen versorgt werden, beide mit einer Amplitude von 0 bis 5 V, durch das LSI-Prüfgerät 20, erzeugt die Moduserkennungsschaltung 42 Erkennungssignale S1 und S2 mit "H"-Pegel. In diesem Fall bestimmt die Testschaltung 13, dass die integrierte Halbleiterschaltungsvorrichtung 41 in einem dritten Testmodus ist, basierend auf der Signalpegelkombination dieser Erkennungssignale, und versorgt die interne Schaltung 14 mit einem Testsignal, welches ein Testmuster gemäß dem dritten Testmodus besitzt.

Die integrierte Halbleiterschaltungsvorrichtung 41 gemäß dem vierten Ausführungsbeispiel besitzt die folgenden Vorteile.

Die Moduserkennungsschaltung 42 erkennt unabhängig den Pegel jedes der ersten und zweiten Eingabesignale in den Oszillatoranschlüssen X0 und X1, und versorgt die Testschaltung 13 mit Erkennungssignalen S1 und S2 gemäß diesen Erkennungsergebnissen. Die Testschaltung 13 erkennt einen einer Mehrzahl von Modi (normaler Betriebsmodus und drei Testmodi), basierend auf der Signalpegelkombination der Erkennungssignale S1 und S2. Somit kann die integrierte Halbleiterschaltungsvorrichtung 41 eine Mehrzahl von Testmodi einstellen, ohne Testanschlüsse besitzen zu müssen.

Das Folgende beschreibt eine integrierte Haibleiterschaltungsvorrichtung 4.1 gemäß einem fünften Ausführungsbeispiel, das nicht zur vorliegenden Erfindung gehört. Wie in 13 gezeigt enthält die integrierte Halbleiterschaltungsvorrichtung 43 eine Moduserkennungsschaltung 44, welche sich von der Moduserkennungsschaltung 42 gemäß dem vierten Ausführungsbeispiel unterscheidet. Die Moduserkennungsschaltung 44 enthält erste und zweite Referenzenergieversorgungsschaltungen 33a und 33b und erste bis vierte Vergleicher 34a, 34b, 34c und 34d. Obwohl nicht in 13 gezeigt, enthält die Moduserkennungsschaltung 44 eine Mehrzahl von Rauschfiltern, NDR-Schaltungen und Inverterschaltungen entsprechend den Vergleichern 34a bis 34d. Diese Schaltungen entsprechen den Rauschfiltern 35, den NOR-Schaltungen 36 und den Inverterschaltungen 37, die in 12 gezeigt sind.

Der erste Vergleicher 34a besitzt einen Eingabeanschluss ohne Inversion, der mit dem Oszillatoranschluss X0 verbunden ist, und eines Eingabeanschluss mit Inversion, der mit der ersten Referenzenergieversorgungsschaltung 33a verbunden ist. Der erste Vergleicher 34a vergleicht den Signalpegel am Oszillatoranschluss X0 mit einer ersten Referenzspannung Vref1 (4,5 V), die aus der ersten Referenzenergieversorgungsschaltung 33a ausgegeben wird. Der erste Vergleicher 34a gibt ein Signal mit "H"-pegel aus, wenn der Signalpegel höher ist als die Referenzspannung Vref1, und gibt ein Signal mit "L"-Pegel aus, wenn der Signalpegel niedriger ist als die Referenzspannung Vref1.

Der zweite Vergleicher 34b besitzt einen Eingabeanschluss ohne Inversion, der mit einem Oszillatoranschluss X1 verbunden ist, und einen Eingabeanschluss mit Inversion, der mit der ersten Referenzenergieversorgungsschaltung 33a verbunden ist. Der zweite Vergleicher 34b vergleicht den Signalpegel am Oszillatoranschluss X1 mit der ersten Referenzspannung Vref1. Der zweite Vergleicher 34b gibt ein Signal mit "H"-Pegel aus, wenn der Signalpegel höher ist als die Referenzspannung Vref1, und gibt ein Signal mit "L"-Pegel aus, wenn der Signalpegel niedriger ist als die Referenzspannung Vref1.

Der dritte Vergleicher 34c besitzt einen Eingabeanschluss mit Inversion, der mit dem Oszillatoranschluss X0 verbunden ist, und einen Eingabeanschluss ohne Inversion, der mit der zweiten Referenzenergieversorgungsschaltung 33b verbunden ist. Der dritte Vergleicher 34c vergleicht den Signalpegel an dem Oszillatoranschluss X0 mit einer zweiten Referenzspannung Vref2 (0,5 V), welche aus der zweiten Referenzenergieversorgungsschaltung 33b ausgegeben wird. Der dritte Vergleicher 34c gibt ein Signal mit "H"-Pegel aus, wenn der Signalpegel höher ist als die Referenzspannung Vref2, und gibt ein Signal mit "L"-Pegel aus, wenn der Signalpegel niedriger ist als die Referenzspannung Vref2.

Der vierte Vergleicher 34d besitzt einen Eingabeanschluss mit Inversion, der mit dem Oszillatoranschluss X1 verbunden ist, und einen Eingabeanschluss ohne Inversion, der mit der zweiten Referenzenergieversorgungsschaltung 33b verbunden ist. Der vierte Vergleicher 34d vergleicht den Signalpegel am Oszillatoranschluss X1 mit der zweiten Referenzspannung Vref2. Der vierte Vergleicher 34d gibt ein Signal mit "H"-Pegel aus, wenn der Signalpegel höher ist als die Referenzspannung Vref2, und gibt ein Signal mit "L"-Pegel aus, wenn der Signalpegel niedriger ist als die Referenzspannung Vref2.

Eine Testschaltung 13 wird mit dem Vergleichsergebnis von jedem der Verlgeicher 34a bis 34d in der Moduserkennungsschaltung 44 über das entsprechende Rauschfilter, NOR-Schaltung und Inverterschaltung versorgt. Insbesondere wird die Testschaltung 13 mit zwei Erkennungssignalen in einer Kombination versorgt, die sich im Signalpegel abhängig davon unterscheidet, ob das Eingabesignal des Oszillatoranschlusses X0 eine Amplitude von 1 bis 4V, eine Amplitude von 1 bis 5 V, eine Amplitude von 0 bis 4 V oder eine Amplitude von 0 bis 5 V besitzt. Auf die gleiche Art und Weise wird die Testschaltung 13 mit zwei Erkennungssignalen in einer Kombination versorgt, die sich im Signalpegel unterscheidet, durch Steuern des Amplitudenpegels des Eingabesignals des Oszillatoranschlusses X1. Demzufolge werden vier Erkennungssignale basierend auf dem Vergleichsergebnis jedes der Vergleicher 34a bis 34d erzeugt. Basierend auf den vier Erkennungssignalen erkennt die Testschaltung 13 einen einer Mehrzahl von Testmodi (16 Testmodi in diesem Fall). Die Testschaltung 13 versorgt dann eine interne Schaltung 14 mit einem Testsignal, welches ein Muster entsprechend dem erkannten Testmodus besitzt, und prüft, ob die interne Schaltung 14 richtig arbeitet.

Die integrierte Halbleiterschaltungsvorrichtung 43 gemäß dem fünften Ausführungsbeispiel besitzt die folgenden Vorteile.

Die Moduserkennungsschaltung 44 kann ein Eingabesignal erkennen, welches einen höheren Pegel besitzt als ein Amplitudenpegel eines normalen Oszillationssignals, und ein Eingabesignal, welches einen niedrigeren Pegel besitzt als ein Amplitudenpegel eines normalen Oszillationssignals, welche den Oszillatoranschlüssen X0 und X1 durch das LSI-Prüfgerät 20 bereitgestellt werden. Basierend auf der Signalpegelkombination der erkannten Eingabesignale kann die Moduserkennungsschaltung 44 eine Mehrzahl von (16) Testmodi einstellen.

Das Folgende beschreibt eine integrierte Halbleiterschaltungsvorrichtung 50 gemäß einem sechsten Ausführungsbeispiel der vorliegenden Erfindung. Wie in 14 gezeigt enthält die integrierte Halbleiterschaltungsvorrichtung 50 eine Testschaltung 51, eine interne Schaltung 14, eine Oszillatorschaltung (nicht gezeigt, als sei sie die gleiche wie die Oszillatorschaltung 11 in dem ersten Ausführungsbeispiel) und eine Moduserkennungsschaltung (nicht gezeigt, als sei sie die gleiche wie die Moduserkennungsschaltung 12 in dem ersten Ausführungsbeispiel).

Die Testschaltung 51 enthält einen Zähler 52, eine Auswahlschaltung 53 und erste bis vierte Ausgabeschaltungen 54, 55 und 56. Die Testschaltung 51 misst eine Periode während welcher Eingabesignale, welche die gleiche Phase besitzen, den Oszillatoranschlüssen X0 und X1 durch ein LSI-Prüfgerät 20 bereitgestellt werden, und stellt einen Testmodus gemäß der gemessenen Periode ein.

Insbesondere kann das LSI-Prüfgerät 20 die Oszillatoranschlüsse X0 und X1 mit den Eingabesignalen, welche die gleiche Phase besitzen, nur für eine vorbestimmte Periode versorgen, und kann danach die Oszillatoranschlüsse X0 und X1 mit Eingabesignalen versorgen, die einander entgegengesetzte Phasen besitzen. In diesem Fall erzeugt die Moduserkennungsschaltung 12 ein Bestimmungssignal CO mit "L"-Pegel für die Periode, während der die Eingabesignale, welche die gleiche Phase besitzen, bereitgestellt werden, und erzeugt ein Bestimmungssignal CO mit "H"-Pegel, sobald die Eingabesignale, welche die entgegen gesetzten Phasen besitzen, gestartet werden, um bereitgestellt zu werden. Der Zähler 52 misst eine Periode, während der ein Bestimmungssignal mit "L"-Pegel (Erkennungssignal) aus der Moduserkennungsschaltung 12 ausgegeben wird. Basierend auf dem Zählerwert des Zählers 52 wählt die Auswahlschaltung 53 eine der ersten bis dritten Ausgabeschaltungen 54 bis 56 aus, und gibt aus der ausgewählten Ausgabeschaltung ein Testsignal aus, welches ein vorbestimmtes Muster besitzt.

Durch Umschalten zwischen den ersten bis dritten Ausgabeschaltungen 54 bis 56 auf diese Art und Weise, versorgt die Testschaltung 51 die interne Schaltung 14 mit einem Testsignal, welches ein anderes Muster besitzt. Die Testschaltung 51 betreibt die interne Schaltung 14 gemäß dem Testsignal, um zu prüfen, ob die interne Schaltung 14 richtig arbeitet.

Die integrierte Halbleiterschaltungsvorrichtung 50 gemäß dem sechsten Ausführungsbeispiel besitzt die folgenden Vorteile.

Eine Periode, während der ein Bestimmungssignal CO mit "L"-Pegel aus der Moduserkennungsschaltung 12 ausgegeben wird, wird gemessen. Basierend auf der gemessenen Periode wird einer einer Mehrzahl von Testmodi eingestellt. Somit stellt die integrierte Halbleiterschaltungsvorrichtung 50 eine Mehrzahl von Testmodi ein, ohne einen Testanschluss besitzen zu müssen. Auf diese Weise wird das Gehäuse der integrierten Halbleiterschaltungsvorrichtung 50 verkleinert.

Es sollte für einen Fachmann offensichtlich sein, dass die vorliegende Erfindung in vielen anderen spezifischen Formen verkörpert werden kann. Insbesondere sollte verstanden werden, dass die Erfindung in den folgenden Formen verkörpert werden kann.

In den obigen Ausführungsbeispielen können die Moduserkennungsschaltungen 12, 22, 32, 42 und 44 nur für eine vorbestimmte Erkennungsperiode arbeiten. Insbesondere kann, wie in 15 gezeigt, eine Periodenbestimmungsschaltung 61 zwischen der Moduserkennungsschaltung 12 und der Energieversorgung angeschlossen werden. Die Periodenbestimmungsschaltung 61 kann beispielsweise einen Zähler zum Messen einer Periode enthalten, die abläuft, wenn die integrierte Halbleiterschaltungsvorrichtung 10 aktiviert wird. Die Periodenbestimmungsschaltung 61 liefert Betriebsenergie an die Moduserkennungsschaltung 12, bis eine vorbestimmte Periode abläuft, basierend auf dem Zählerwert des Zählers (bis der Zählerwert einen Wert erreicht, der im Register 62 eingestellt ist). Gemäß dieser Struktur verbraucht die Moduserkennungsschaltung 12 elektrischen Strom nur für eine vorbestimmten Periode nach einer Aktivierung der integrierten Halbleiterschaltungsvorrichtung 10, und die Verbrauchsenergie der integrierten Halbleiterschaltungsvorrichtung 10 wird reduziert. Die Periodenbestimmungsschaltung 61 kann eine monostabile Schaltung (engl. one-shot circuit) enthalten, um Betriebsenergie nur für eine vorbestimmte Periode zu liefern.

Wie in 16 gezeigt kann die vorliegende Erfindung auf eine integrierte Halbleiterschaltungsvorrichtung 71 angewendet werden, welche ein Paar von Oszillatoranschlüssen X0 und X1, entsprechend einer Hauptoszillatorschaltung, und ein Paar von Oszillatoranschlüssen X2 und X3 besitzt, entsprechend einer Suboszillatorschaltung. In diesem Fall kann eine Einmoduserkennungsschaltung 12 für jedes Paar von Oszillatoranschlüssen bereitgestellt werden, um einen Testmodus einzustellen. Gemäß dieser Struktur können einen Mehrzahl von Testmodi eingestellt werden.

Die Moduserkennungsschaltung 12 gemäß dem ersten Ausführungsbeispiel kann einen A/D-Vergleicher zum Lesen einer Ausgabespannung des LPF 18 und zum Bestimmen des Ausgabepegels des LPF 18 anstelle des Vergleichers 19 enthalten.

Die Moduserkennungsschaltung 12 gemäß dem ersten Ausführungsbeispiel kann eine Schaltung zum Erkennen einer Pulsbreite am Ausgabeknoten N3 und zum Erkennen des Testmodus basierend auf der Pulsbreite enthalten, anstelle des LPF 18 und des Vergleichers 19.

Die integrierten Halbleiterschaltungsvorrichtungen 10, 21, 31, 41 und 43 gemäß den obigen Ausführungsbeispielen können Testanschlüsse besitzen. In diesem Fall kann die Anzahl von Testmodi, die einzustellen ist, durch Signalpegelkombinationen der Eingabesignale, welche den Testanschlüssen bereitgestellt werden, und der Eingabesignale, welche den Oszillatoranschlüssen X0 und X1 bereitgestellt werden, erhöht werden.

In den obigen Ausführungsbeispielen, wenn der Testmodus basierend auf dem Signalpegel von Eingabesignalen eingestellt wird, welche den Oszillatoranschlüssen X0 und X1 bereitgestellt werden, kann eine vorbestimmte von einer Mehrzahl von Testmodi durch Steuern eines Eingabesignals ausgewählt werden, welches einem externen Anschluss außer den Oszillatoranschlüssen bereitgestellt wird.

In den obigen Ausführungsbeispielen kann, anstatt den Testmodus basierend auf dem Erkennungsergebnis des Signalpegels der Eingabesignale einzustellen, welche den Oszillatoranschlüssen X0 und X1 bereitgestellt werden, ein Operationsmodus außer dem Testmodus basierend auf dem Erkennungsergebnis der Moduserkennungsschaltung 12 eingestellt werden.

In den Moduserkennungsschaltungen 12 und 22 gemäß den ersten und zweiten Ausführungsbeispielen kann die Logik jeder Gatterschaltung (der Inverterschaltung 16, der NOR-Schaltung 17, etc.), welche die Eingabesignale mit der gleichen Phase erkennt, die den Oszillatoranschlüssen X0 und X1 bereitgestellt werden, adäquat geändert werden.

In den obigen Ausführungsbeispielen kann, anstelle den Testmodus basierend auf dem Signalpegel der Eingabesignale einzustellen, die den Oszillatoranschlüssen X0 und X1 bereitgestellt werden, der Testmodus basierend auf der Pulsbreite der Eingabesignale eingestellt werden (Auslastungsverhältnis der Signale). Insbesondere kann in dem Testmodus ein Eingabesignal, das ein Auslastungsverhältnis besitzt, das sich von einem Auslastungsverhältnis des Eingabesignals unterscheidet, das im normalen Betriebsmodus bereitgestellt wird (Signal mit einem Auslastungsverhältnis von 50%), durch das LSI-Prüfgerät 20 bereitgestellt werden. Die Moduserkennungsschaltung kann solch ein anderes Auslastungsverhältnis erkennen und kann die Testschaltung mit einem Erkennungssignal gemäß dem erkannten Auslastungsverhältnis versorgen. Gemäß dieser Struktur kann die integrierte Halbleiterschaltungsvorrichtung auch den Testmodus einstellen, ohne Testanschlüsse besitzen zu müssen.

Die vorliegende Erfindung kann auf ein Ausführungsbeispiel angewendet werden, in welchem ein Paar von Kommunikationsanschlüssen jeweils mit zwei Kommunikationssignalen versorgt wird, welche einander entgegengesetzte Phasen besitzen.

Daher sind die vorliegenden Beispiele und Ausführungsbeispiele als illustrativ und nicht beschränkend zu betrachten. Der Schutzumfang der Erfindung wird durch die beigefügten Ansprüche definiert.