PatentDe  


Dokumentenidentifikation DE102004007620B4 19.06.2008
Titel Vorladeschaltkreis für die Inbetriebnahme eines DC-DC-Wandlers zur Spannungserhöhung
Anmelder Texas Instruments Deutschland GmbH, 85356 Freising, DE
Erfinder Thiele, Gerhard, 81927 München, DE;
Scoones, Kevin, 80639 München, DE;
Keller, Thomas, 85356 Freising, DE;
Prexl, Franz, 85445 Oberding, DE
Vertreter Prinz und Partner GbR, 80335 München
DE-Anmeldedatum 17.02.2004
DE-Aktenzeichen 102004007620
Offenlegungstag 01.09.2005
Veröffentlichungstag der Patenterteilung 19.06.2008
Veröffentlichungstag im Patentblatt 19.06.2008
IPC-Hauptklasse H02M 3/156(2006.01)A, F, I, 20051017, B, H, DE
IPC-Nebenklasse G05F 3/28(2006.01)A, L, I, 20051017, B, H, DE   

Beschreibung[de]

Die vorliegende Erfindung bezieht sich auf eine integrierte Schaltung, die einen DC-DC-Wandler zur Spannungserhöhung mit einem Vorladeschaltkreis umfasst. Ein derartiger DC-DC-Wandler zur Spannungserhöhung enthält üblicherweise eine Spule und einen MOSFET-Leistungstransistor, der mit der Spule zwischen einem Spannungsanschluss und einer ersten Seite einer Last, deren zweite Seite auf Masse liegt, in Reihe geschaltet ist.

Für die Inbetriebnahme des DC-DC-Wandlers zur Spannungserhöhung sollte die Spannungsdifferenz zwischen der Eingangsspannung und der Ausgangsspannung gering sein, um große Stromspitzen in der Spule des Wandlers oder sogar das Fehlschlagen der Inbetriebnahme des Wandlers zu vermeiden. Folglich wird ein Vorladeschaltkreis benötigt, um die Ausgangsspannung in einem Vorlademodus auf einen Pegel anzuheben, der nahe an der Eingangsspannung liegt, bevor der eigentliche Betrieb im Spannungserhöhungsmodus begonnen werden kann.

Im Vorlademodus nimmt der Vorladestrom auf Grund einer Abnahme der Drain-Source-Spannung des MOSFET-Leistungstransistors ab, wenn die Ausgangsspannung sich der Eingangsspannung annähert, wodurch die maximal zulässige Last während der Inbetriebnahme begrenzt und außerdem die Dauer des Vorlademodus verlängert wird, wodurch der Beginn des eigentlichen Betriebs im Spannungserhöhungsmodus verzögert wird.

US 5,998,997 A beschreibt einen DC-Wandler mit einem Vorladeschaltkreis, bei dem bei der Inbetriebnahme der Ausgang über einen linear betriebenen Transistor vorgeladen wird. Dadurch soll ein hoher Einschaltstrom vermieden werden.

Aus DE 697 07 463 T2 ist eine Niederspannungs-Vorspannungs-Schaltung zur Erzeugung von stromversorgungsunabhängigen Biaspotentialen und Vorspannungsströmen bekannt. Dabei dient ein Widerstand RB als Stromquelle.

DE 196 12 269 C1 zeigt eine Stromspiegelschaltung, die als Quelle für konstante hohe Ströme auch bei niedrigen Ausgangsspannungen dient. Die Stromspiegelschaltung umfaßt eine Zusatzschaltung, die eine Reduzierung der Ausgangsspannung nachweist und die Gate-Source-Spannung des Ausgangstransistors erhöht, um einem durch die Reduzierung der Ausgangsspannung bewirkten Absinken des Ausgangsstroms entgegenzuwirken.

Die vorliegende Erfindung bietet eine integrierte Vorladeschaltung für einen DC-DC-Wandler zur Spannungserhöhung, die es erstens ermöglicht, den Ausgangskondensator und dadurch die Ausgangsspannung auf einen Pegel zu laden, der sehr nahe an der Eingangsspannung liegt, sogar für relativ hohe Lastströme, und zweitens eine Beschleunigung des Vorladeprozesses ermöglicht.

Konkret bietet die Erfindung eine integrierte Vorladeschaltung für einen DC-DC-Wandler zur Spannungserhöhung, der eine Spule und einen MOSFET-Leistungstransistor umfasst, der mit der Spule zwischen einem Spannungsanschluss und einer ersten Seite einer Last, deren zweite Seite mit Masse verbunden ist, in Reihe geschaltet ist. Die Vorladeschaltung umfasst des Weiteren einen Bezugsstromkreis, der mit einem MOSFET-Transistor verbunden ist, der ein Gate mit dem Gate des MOSFET-Leistungstransistors verbunden hat, um einen Stromspiegel herzustellen. Es wird ein Steuerkreis bereitgestellt, um das Gate-Potential des Stromspiegels, der durch den MOSFET-Leistungstransistor und den MOSFET-Transistor im Bezugsstromkreis gebildet wird, in Reaktion auf die Verminderung eines Spannungsabfalles im MOSFET-Leistungstransistor so anzupassen, dass der durch den MOSFET-Leistungstransistor fließende Vorladestrom erhöht wird oder ein solcher Strom konstant gehalten wird. Dementsprechend wird das Gate-Potential des MOSFET-Leistungstransistors verringert, wenn der Vorladestrom auf Grund einer Abnahme des Spannungsabfalles zwischen dem Drain und der Source des MOSFET-Leistungstransistors dazu tendiert, abzunehmen, und somit wird die Gate-Source-Spannung erhöht, um den durch den MOSFET-Leistungstransistor fließenden Strom zu erhöhen, wodurch es erstens ermöglicht wird, den Ausgangskondensator und dadurch die Ausgangsspannung auf einen Pegel zu laden, der sehr nahe an der Eingangsspannung liegt, sogar für relativ hohe Lastströme, und zweitens die Verzögerung, bis der Betrieb im eigentlichen Spannungserhöhungsmodus aufgenommen werden kann, erheblich verringert wird.

Ein Problem, das bei DC-DC-Wandlern zur Spannungserhöhung für niedrige Eingangsspannungen auftritt, besteht im Hitzeschutz. Herkömmliche Hitzeschutzschaltkreise erfordern eine Bezugsspannung, wie sie zum Beispiel durch eine Bandlücken-Bezugsspannungsquelle geliefert wird. Eine Bandlücken-Bezugsspannungsquelle, die unter 1,2 Volt betrieben werden kann, ist häufig nicht verfügbar oder erfordert erheblich mehr Strom. Als Folge dessen sind herkömmliche Hitzeschutzschaltkreise bei einer Versorgungsspannung von weniger als 1,2 Volt unwirksam.

Die vorliegende Erfindung bietet auch für dieses Problem eine Lösung. Konkret enthält der Vorladeschaltkreis im bevorzugten Ausführungsbeispiel der Erfindung auf dem Chip einen bipolaren Transistor mit einem Basis-Emitter-Pfad, der über der Stromquelle (Widerstand) im Bezugsstromkreis angeschlossen ist, und einem Kollektor, der mit den Gates der ersten und zweiten MOSFET-Steuertransistoren verbunden ist. Bei einer Erhöhung der Temperatur des Chips, beispielsweise durch einen Kurzschluss am Ausgang des Wandlers, nimmt die Basis-Emitter-Spannung des bipolaren Transistors ab. Dies führt zu einer Verringerung des Spannungsabfalles in der Stromquelle (Widerstand) im Bezugsstromkreis, und als Folge dessen wird der durch diesen Schaltkreis fließende Bezugsstrom verringert. Dieser Effekt kann weiter verstärkt werden, indem die Stromquelle (Widerstand) so verwirklicht wird, dass sie einen positiven Temperaturkoeffizienten aufweist, d.h. dass der von dieser Stromquelle abgeleitete Strom umso mehr abnimmt, je höher die Temperatur des Chips ist. Folglich nehmen der an den MOSFET-Leistungstransistor gespiegelte Strom und folglich auch der Ausgangsstrom ab. In diesem Ausführungsbeispiel wird keine Bandlücken-Spannungsquelle benötigt. An ihrer Stelle wird die temperaturabhängige Emitter-Basis-Spannung eines bipolaren Transistors als Bezug verwendet. Der Wandler nimmt seinen Betrieb sogar mit hoher Last verlässlich auf und wird nur durch den Wärmewiderstand, auf den die Vorrichtung in einer bestimmten Anwendung stößt, eingeschränkt. Die maximale Verlustleistung der integrierten Schaltung wird verlässlich unter einem kritischen Wert gehalten.

Weitere Vorteile und Merkmale der Erfindung werden aus der folgenden Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen ersichtlich. In den Zeichnungen zeigt:

1 einen Schaltplan relevanter Teile in einem herkömmlichen DC-DC-Wandler zur Spannungserhöhung;

1a ein Beispiel eines Vorladesteuersignals als eine Funktion der Ausgangsspannung Vout des DC-DC-Wandlers zur Spannungserhöhung, die durch den Vorladekomparator in 1 erzeugt wird; und

2 einen Schaltplan der relevanten Teile eines DC-DC-Wandlers zur Spannungserhöhung während des Vorlademodus gemäß einem Ausführungsbeispiel der Erfindung.

Der herkömmliche integrierte DC-DC-Wandler zur Spannungserhöhung in 1 umfasst eine Spule L, deren erste Seite mit einem Spannungsanschluss Vbat verbunden ist, einen PMOS-Leistungstransistor, dessen Source mit der zweiten Seite der Spule L verbunden ist, einen NMOS-Leistungstransistor, der zwischen die zweite Seite der Spule L und Masse geschaltet ist und dessen Gate an Masse gelegt, also deaktiviert ist, und einen Vorladeschaltkreis, von dem ein Steuerausgang mit dem Gate des PMOS-Leistungstransistors verbunden ist. Der Drain des PMOS-Leistungstransistors liefert eine Ausgangsspannung Vout des Wandlers und liefert einen Strom ILast an eine Last, die hier als Lastwiderstand RLast und einen parallel mit RLast geschalteten Kondensator CLast angenommen wird. Konventionelle Steuerschaltungen für den normalen Betrieb des Wandlers sind ebenfalls auf dem Chip integriert (nicht abgebildet). Die Vorladeschaltung besteht hauptsächlich aus einem PMOS-Bezugstransistor, der mit einer Bezugsstromquelle Iref zwischen dem Spannungsanschluss Vbat und Masse in Reihe geschaltet ist. Das Gate des PMOS-Leistungstransistors ist mit dem Gate des PMOS-Bezugstransistors verbunden, so dass der PMOS-Leistungstransistor den Bezugsstrom Iref durch den PMOS-Bezugstransistor „spiegelt".

Ein Vorladekomparator vergleicht die Eingangsspannung bei Vbat mit der Ausgangsspannung Vout des Wandlers. Bei erstmaliger Aktivierung beträgt die Ausgangsspannung Vout Null und der Komparator liefert ein Vorladesteuersignal. Auf Grund des Vorladesteuersignals wird der NMOS-Leistungstransistor auf AUS geschaltet und der PMOS-Leistungstransistor wird mit dem Vorladeschaltkreis verbunden, wodurch die Ausgangsspannung Vout erhöht wird. Unter Bezugnahme auf 1a deaktiviert das Vorladesteuersignal den Vorlademodus, wenn die Ausgangsspannung Vout sich der Eingangsspannung Vbat annähert (z.B. Vout = Vbat – 100 mV), indem der Vorladeschaltkreis vom PMOS-Leistungstransistor getrennt wird, und der Wandler wird auf normalen Betrieb umgeschaltet. Der Komparator hat eine Hysterese, so dass das Vorladesteuersignal erneut aktiviert wird, wenn die Ausgangsspannung Vout auf einen Wert gesunken ist, der etwas niedriger als der Wert ist, bei dem das Vorladesteuersignal deaktiviert wurde (z.B. Vout = Vbat – 150 mV).

Der Schaltplan in 2 zeigt das Schema der wichtigen Teile eines integrierten DC-DC-Wandlers zur Spannungserhöhung während des Vorlademodus gemäß einem Ausführungsbeispiel der Erfindung, mit einem Vorladeschaltkreis, der es erstens ermöglicht, den Ausgangskondensator und dadurch die Ausgangsspannung auf einen Pegel zu laden, der sehr nahe an der Eingangsspannung Vbat liegt, sogar für relativ hohe Lastströme, der zweitens den Vorladeprozesses beschleunigt, und der drittens eine Hitzeschutzfunktionalität integriert. Der DC-DC-Wandler zur Spannungserhöhung umfasst eine Spule L1, deren erste Seite mit der Source eines PMOS-Transistors MP4 und mit der Versorgungsspannung Vbat verbunden ist, und deren andere Seite mit der Source eines PMOS-Leistungstransistors MP5 verbunden ist. Der Drain von MP5 ist mit der ersten Seite einer Last verbunden, die hier aus einem Lastwiderstand RLast besteht, der mit einem Kondensator CLast parallel geschaltet ist. Die zweite Seite der Last ist mit Masse verbunden. Die Spannung über der Last ist die Ausgangsspannung Vout. Der Drain von MP5 ist auch mit der Source eines PMOS-Transistors MP3 verbunden, der Drain von MP4 ist mit der Source eines PMOS-Transistors MP2 verbunden. Die Gates von MP4 und MP5 sind miteinander bei Knoten n1 über einen Schalter S verbunden, also bilden MP4 und MP5 einen Stromspiegel, wenn der Schalter S geschlossen ist. In einem Stromspiegel sind die gespiegelten Drain-Source-Ströme proportional zu den Verhältnissen W/L (Breite/Länge) der Transistoren. Außerdem sind die Gates der PMOS-Transistoren MP4 und MP5 bei Knoten n1 mit dem Drain des PMOS-Transistors MP2 verbunden. Das Gate von MP5 ist mit einem hochohmigen Anschluss von logischen Schaltungen verbunden. Schalter S befindet sich zwischen Knoten 1 und dieser Verbindung. Im Vorlademodus ist Schalter S geschlossen, während er im Spannungserhöhungsmodus offen ist, wodurch das Gate des PMOS-Leistungstransistors MP5 vom Bezugsstromkreis getrennt wird. Die Gates der PMOS-Transistoren MP2 und MP3 sind bei Knoten n2 miteinander und mit dem Drain des PMOS-Transistors MP3 verbunden. Also sind die Transistoren MP2 und MP3 jeweils in Kaskode mit MP4 bzw. MP5 geschaltet. Die Transistoren MP2 und MP3 haben dieselbe Größe. Der Drain des PMOS-Transistors MP2 ist mit dem Drain eines NMOS-Transistors MN1 verbunden und der Drain des PMOS-Transistors MP3 ist mit dem Drain eines NMOS-Transistors MN2 verbunden. Die Gates dieser zwei Transistoren MN1 und MN2 sind miteinander verbunden, die Source von MN1 ist über Widerstand R2 und die Source von MN2 über Widerstand R1 mit Masse verbunden. Die Transistoren MN1 und MN2 haben dieselbe Größe, Widerstand R1 und Widerstand R2 haben denselben Wert. MN1, R2, Q1, R3 und MP1 bilden den Bezugsstromkreis, der die Abhängigkeit des Vorladestroms von der Versorgungsspannung niedrig hält und außerdem den Vorladestrom mit steigender Temperatur verringert. Die Transistoren MN1 und MN2 sind NMOS-Steuertransistoren. Ihre Gates sind bei Knoten n3 mit den Drains eines PMOS-Transistors MP1 und eines NMOS-Transistors MN3 verbunden. Die Gates dieser Transistoren MP1 und MN3 sind so verbunden, dass sie ein Vorladesteuersignal empfangen können, das an einen Anschluss PC angelegt wird. Die Source des Transistors MP1 ist mit Vbat verbunden, die Source des Transistors MN3 ist mit Masse verbunden. Zum Hitzeschutz ist die Basis eines bipolaren Transistors Q1 mit der Source des NMOS-Transistors MN1 verbunden, sein Kollektor ist mit den Gates der NMOS-Transistoren MN1 und MN2 bei Knoten n3 verbunden und sein Emitter ist über einen Widerstand R3 mit Masse verbunden.

Im Vorlademodus steigt die Ausgangsspannung Vout an und die Drain-Source-Spannung VDS des Transistors MP5 nimmt ab. Durch die Verbindung des Drains des Transistors MP3 mit dem Gate des Transistors MP3 nimmt die Gate-Spannung bei Knoten n2 leicht zu. Dies führt zu einer Verringerung der Gate-Source-Spannung des Transistors MP2. Wenn der Strom durch Transistor MP2 und R2 konstant ist, nimmt das Drain-Potential des Transistors MP2 ab. Da der Drain mit den Gates der Transistoren MP4 und MP5 verbunden ist, nimmt die Spannung bei Knoten n1 ab. Bei einem niedrigeren Gate-Potential bei MP5 nimmt die Gate-Source-Spannung VGS dieses Transistors MP5 zu. Die Erhöhung der Gate-Source-Spannung VGS eines PMOS-Transistors führt zu einem höheren Ausgangsstrom. Also wird der Ausgangsstrom (d.h. Drain-Source-Strom) des PMOS-Leistungstransistors MP5 erhöht, was zur Folge hat, dass erstens die Ausgangsspannung auf einen Pegel geladen werden kann, der sehr nahe an der Eingangsspannung Vbat liegt, sogar für relativ hohe Lastströme, und zweitens der Vorladeprozess beschleunigt wird, indem der Vorladestrom im Wesentlichen unabhängig von der Ausgangsspannung gemacht wird. Der Vorladeschaltkreis ist somit nahezu unabhängig von Vout und kann die Last mit genügend Strom versorgen.

Im Falle eines kurzgeschlossenen Ausgangs muss der Ausgangsstrom begrenzt sein, um eine Zerstörung der Vorrichtung durch eine zu hohe Temperatur zu vermeiden. Die Basis-Emitter-Spannung VBE des Transistors Q1 ist temperaturabhängig: bei zunehmender Temperatur nimmt die Basis-Emitter-Spannung VBE des Transistors Q1 ab. Basis und Emitter von Q1 sind über den Widerstand R2 verbunden. Wenn die Temperatur des Chips auf Grund eines Kurzschlusses am Ausgang ansteigt, nimmt die Spannung VBE ab, wodurch der Spannungsabfall an R2 abnimmt. Durch diesen Spannungsabfall nimmt der durch R2 fließende Strom ab. Dieser Strom wird zu MP5 gespiegelt, wodurch der Strom durch den PMOS-Leistungstransistor MP5 abnimmt, was einen verringerten Ausgangsstrom zur Folge hat. Eine noch größere Abnahme des Ausgangsstroms bei ansteigender Temperatur kann erzielt werden, wenn der Widerstand R2 (und der Widerstand R1) mit positivem Temperaturkoeffizienten verwirklicht wird, d.h. der Widerstand bei ansteigender Temperatur zunimmt. In einem weiteren Ausführungsbeispiel wird der bipolare Transistor Q1 durch einen NMOS-Transistor ersetzt. In letzterem Ausführungsbeispiel ist das Gate des NMOS-Transistors mit Knoten n5 verbunden, sein Drain mit Knoten n3, und seine Source ist entweder direkt oder durch einen Widerstand mit Masse verbunden.

Die Transistoren MP1 und MN3 empfangen beide ein Vorladesteuersignal an ihren Gates, ähnlich dem unter Bezugnahme auf 1a erläuterten Signal. Das Vorladesignal stammt von einem Komparator, der in 2 nicht abgebildet ist. Durch das Vorladesteuersignal wird der NMOS-Transistor MN3 geöffnet und der PMOS-Transistor MP1 geschlossen, so dass der Vorladeschaltkreis aktiviert wird.


Anspruch[de]
Integrierte Schaltung, die einen DC-DC-Wandler zur Spannungserhöhung mit einem Vorladeschaltkreis umfasst, der eine Spule (L1) und einen MOSFET-Leistungstransistor (MP5) enthält, der mit der Spule (L1) zwischen einem Spannungsanschluss (Vbat) und einer ersten Seite einer Last (RLast, CLast), deren zweite Seite mit Masse verbunden ist, in Reihe geschaltet ist, und ferner einen Bezugsstromkreis mit einem MOSFET-Transistor (MP4) enthält, der ein Gate mit dem Gate des MOSFET-Leistungstransistors (MP5) verbunden hat, um einen Stromspiegel herzustellen, wobei ein Steuerkreis bereitgestellt wird, um das Gate-Potential (n1) am MOSFET-Leistungstransistor (MP5) und am MOSFET-Transistor (MP4) im Bezugsstromkreis in Reaktion auf eine Verminderung der Drain-Source-Spannung des MOSFET-Leistungstransistors (MP5) so anzupassen, dass der durch den MOSFET-Leistungstransistor (MP5) fließende Vorladestrom im Wesentlichen konstant gehalten oder der Strom erhöht wird. Integrierte Schaltung gemäß Anspruch 1, bei der der Steuerkreis einen ersten MOSFET-Kaskodentransistor (MP3) umfasst, der mit einem ersten MOSFET-Steuertransistor (MN2) zwischen der ersten Seite der Last (RLast) und Masse in Reihe geschaltet ist. Integrierte Schaltung gemäß Anspruch 2, bei der der Steuerkreis einen zweiten MOSFET-Kaskodentransistor (MP2) umfasst, der Teil des Bezugsstromkreises ist und zwischen einem zweiten MOSFET-Steuertransistor (MN1), der mit Masse verbunden ist, und einem MOSFET-Transistor (MP4), der mit dem Spannungsanschluss (Vbat) verbunden ist, in Reihe geschaltet ist, wobei die Gates der ersten und zweiten MOSFET-Kaskodentransistoren (MP3, MP2) miteinander verbunden sind. Integrierte Schaltung gemäß einem der vorhergehenden Ansprüche, die einen auf dem Chip integrierten bipolaren Transistor (Q1) einschließt mit einem Basis-Emitter-Pfad, der über der Stromquelle (R2) im Bezugsstromkreis angeschlossen ist, und mit einem Kollektor, der mit den Gates der ersten und zweiten MOSFET-Steuertransistoren (MN2, MN1) sowie mit dem Drain eines PMOS-Transistors (MP1) verbunden ist, dessen Source mit dem Spannungsanschluss verbunden ist. Integrierte Schaltung gemäß Anspruch 4, bei der der Emitter des bipolaren Transistors (Q1) über einen Widerstand (R3) mit Masse verbunden ist. Integrierte Schaltung gemäß einem der Ansprüche 1 bis 3, die einen NMOS-Transistor einschließt, mit einem Gate, das mit einem Widerstand im Bezugsstromkreis verbunden ist, einer Source, die mit Masse verbunden ist und einem Drain, der mit den Gates der ersten und zweiten MOSFET-Transistoren (MN2, MN1) verbunden ist. Integrierte Schaltung gemäß einem der vorhergehenden Ansprüche, bei der der Bezugsstromkreis einen Widerstand (R2) enthält, der einen positiven Temperaturkoeffizienten hat. Integrierte Schaltung gemäß einem der Ansprüche 4 bis 7, die zusätzlich einen Inverter umfasst, der durch komplementäre MOSFET-Transistoren (MP1, MN3) gebildet wird, die einen Eingang haben, der ein Vorladesteuersignal (PC) empfängt, und einen Ausgang, der mit dem Kollektor des auf dem Chip integrierten bipolaren Transistors (Q1) verbunden ist. Integrierte Schaltung gemäß einem der Ansprüche 1 bis 8, bei der das Gate des MOSFET-Leistungstransistors (MP5) mit dem Gate des MOSFET-Transistors (MP4) im Bezugsstromkreis über einen Schalter verbunden ist, der im Vorlademodus geschlossen und im normalen Spannungserhöhungsmodus geöffnet ist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com