PatentDe  


Dokumentenidentifikation DE102006049233B4 26.06.2008
Titel Schaltkreis zur Erzeugung von sich überlappenden Signalen
Anmelder Texas Instruments Deutschland GmbH, 85356 Freising, DE
Erfinder Augustyniak, Marcin Kamil, 85356 Freising, DE
Vertreter Prinz und Partner GbR, 80335 München
DE-Anmeldedatum 18.10.2006
DE-Aktenzeichen 102006049233
Offenlegungstag 24.04.2008
Veröffentlichungstag der Patenterteilung 26.06.2008
Veröffentlichungstag im Patentblatt 26.06.2008
IPC-Hauptklasse H03K 5/15(2006.01)A, F, I, 20061018, B, H, DE
IPC-Nebenklasse H03K 5/04(2006.01)A, L, I, 20061018, B, H, DE   
Zusammenfassung Ein Schaltkreis zur Erzeugung von sich überlappenden Signalen aus einem einzelnen Eingangssignal umfasst ein Paar komplementärer MOS-Transistoren. Die komplementären MOS-Transistoren haben zusammengeschaltete Gates und sind durch eine Kette von aufeinander folgenden, reziproken Verzögerungsstufen zwischen gegenüberliegenden Versorgungsanschlüssen in Reihe geschaltet. Das Eingangssignal wird an den zusammengeschalteten Gates angelegt, und die Drains der MOS-Transistoren und Abgriffe zwischen aufeinander folgenden Verzögerungsstufen bilden jeweils einen Knoten, der eines der sich überlappenden Signale bereitstellt.

Beschreibung[de]

Die vorliegende Erfindung betrifft allgemein einen Schaltkreis zur Erzeugung von sich überlappenden Signalen. Die Erfindung betrifft einen Schaltkreis zur Erzeugung einer Schar von sich überlappenden Signalen aus einem einzelnen Steuersignal.

Aus der japanischen Offenlegungsschrift JP 2000-209077A ist eine Takttreiberzelle bekannt, welche zwei interne Signale zur Ansteuerung einer CMOS-Ausgangsstufe verwendet, wobei die beiden internen Signale jeweils mittels eines einstellbaren RC-Gliedes bezüglich ihrer Flanken geformt werden. Hierdurch sollen durch Stromspitzen verursachte Störungen verhindert werden.

In bestimmten Anwendungen werden mehrere sich überlappende Signale zur Steuerung verschiedener Bauelemente in integrierten Schaltungen benötigt. Zur Erzeugung der Signale aus einem einzelnen Steuersignal erfordert ein herkömmlicher Ansatz komplexe Schaltungen mit vielen digitalen Gattern.

Die vorliegende Erfindung wurde unter Berücksichtigung des oben Erwähnten entwickelt.

Deshalb stellt die vorliegende Erfindung einen Schaltkreis zur Erzeugung von sich überlappenden Signalen aus einem einzelnen Eingangssignal bereit. Der Schaltkreis umfasst ein Paar komplementärer MOS-Transistoren mit zusammengeschalteten Gates. Das Transistorpaar ist durch eine Kette von aufeinander folgenden, reziproken Verzögerungsstufen zwischen entgegengesetzten Versorgungsanschlüssen in Reihe geschaltet. Da der Schaltkreis in CMOS-Technologie mit einer einzelnen Verzögerungskette eingesetzt wird, benötigt er auf einem Chip nur wenig Platz.

Die Verzögerungskette kann als einfache RC-Verzögerungskette implementiert sein, wobei jede Verzögerungsstufe durch ein kapazitives Element und ein Widerstandselement gebildet ist. Alternativ kann die Verzögerungskette so konfiguriert sein, dass jede der Verzögerungsstufen ein Transmissionsgate umfasst, zum Beispiel ein Paar komplementärer MOS-Transistoren. Jedes Transmissionsgate wird dann zwischen benachbarte Knoten geschaltet.

Vorzugsweise wird eine Impulsformungsschaltung eingesetzt, um die Flanken der erzeugten Signale an dem Signalausgang umzuformen. Der Grund hierfür liegt darin, dass die Ausgangssignale durch die RC-Filterung in einer Verzögerungsleitung, in der jedes Verzögerungselement lediglich einen Widerstand und einen Kondensator umfasst, verzerrt werden. Die Impulsformungsschaltung kann einen mit jedem Knoten verbundenen Inverter (bzw. zwei in Reihe geschaltete mit jedem Knoten verbundene Inverter) umfassen. Vorzugsweise weisen alle Verzögerungsstufen dieselbe Verzögerung auf. Die ansteigende Flanke des von dem ersten Verzögerungselement (dem Verzögerungselement, das am nächsten an dem Steuersignaleingang liegt) erzeugten Signals tritt vor und dessen abfallende Flanke nach denen des Signals auf, das von dem benachbarten Verzögerungselement entlang der Verzögerungskette erzeugt wird.

Weitere Vorteile und Merkmale ergeben sich aus der untenstehenden Beschreibung der bevorzugten Ausführungsformen und aus den beigefügten Zeichnungen. Es zeigen:

1 einen Schaltkreis zur Erzeugung von sich überlappenden Signalen gemäß einer ersten Ausführungsform der Erfindung;

2 einen Schaltkreis zur Erzeugung von sich überlappenden Signalen gemäß einer zweiten Ausführungsform der Erfindung; und

3 ein Diagramm von sich überlappenden Signalen, die von einem Schaltkreis gemäß der Erfindung erzeugt wurden.

1 zeigt einen Schaltkreis zur Erzeugung von sich überlappenden Signalen. Ein Eingang, der so betrieben werden kann, dass er ein Steuersignal CS empfängt, ist mit dem Gate eines n-leitenden MOS-Transistors MN01 und ebenso mit dem Gate eines p-leitenden MOS-Transistors MP02 verbunden. Die Gates der Transistoren MN01 und MP02 sind miteinander verbunden. Die Widerstände R1, R2 und R3 sind zwischen die Source des n-leitenden Transistors MN01 und die Source des p-leitenden Transistors MP02 in Reihe geschaltet. Ein Spannungseingangsanschluss VDD ist mit der Source des p-leitenden Transistors MP02 verbunden. Die Source des n-leitenden Transistors MN01 ist mit Masse verbunden.

Jeweils eine Elektrode der Kondensatoren C1, C2, C3 und C4 ist mit einem Knoten auf der Leitung, die die Drains der Transistoren MN01 und MP02 verbindet, verbunden, so dass eine Elektrode der Kondensatoren C1, C2, C3 bzw. C4 abwechselnd in Reihe mit den Widerständen R1, R2, R3 bzw. R4 geschaltet ist. Das heißt, C1 ist zugehörig zu R1, C2 ist zugehörig zu R2 etc. Die andere Elektrode der Kondensatoren C1, C2, C3 und C4 ist jeweils mit Masse verbunden. Jedes Widerstands-Kondensator-Paar R1C1, R2C2 etc. bildet eine Verzögerungsstufe, so dass die zusammengeschalteten Verzögerungsstufen eine Verzögerungskette bilden. Lediglich der letzte Kondensator C4 in der Kette (der Kondensator, der am nächsten an dem zweiten Transistor MP02 und am weitesten entfernt von dem Eingang für das Steuersignal CS liegt), hat keinen zugehörigen Widerstand. Obwohl hier vier Verzögerungsstufen gezeigt sind, kann man so viele Stufen in der Verzögerungsleitung haben wie man benötigt. In der gezeigten Ausführungsform ist die Anzahl von Widerständen um eins geringer als die Anzahl von Kondensatoren in der Kette.

An den Knoten, an denen die Kondensatoren C1, C2, C3 bzw. C4 mit der Verzögerungsleitung verbunden sind, werden die Signalausgangsabgriffe S1, S2, S3 bzw. S4 bereitgestellt. Die Signalausgangsabgriffe S1, S2, S3 bzw. S4 können so betrieben werden, dass sie auf dem Steuersignal CS basierende Signale ausgeben.

Die von dem Schaltkreis in 1 erzeugten Signale, die sich ergeben, wenn ein Eingangssignal CS an den Gates jedes der Transistoren MN01 und MP02 angelegt wird, sind schematisch in 3 gezeigt. Die ansteigende Flanke des an das Gate des Transistors MN01 angelegten Steuersignals CS löst das Auftreten eines niedrigen Signals an dem Ausgangsabgriff S1 aus, das sich entlang der Verzögerungskette ausbreitet, und die abfallende Flanke des an das Gate des Transistors MP02 angelegten Steuersignals CS löst das Auftreten eines hohen Signals an dem Ausgangsabgriff S4 aus, das sich entlang der Verzögerungskette in die entgegengesetzte Richtung ausbreitet. Nach einer Verzögerung D tritt ein niedriges Signal an dem Ausgangsabgriff S2 auf und so weiter, während sich das Signal entlang der Verzögerungsleitung ausbreitet und den letzten Abgriff S4 erreicht. Die abfallende Flanke des Signals löst dann aus, dass das von dem Abgriff S4 ausgegebene Signal hoch wird, und nach einer Verzögerung D löst sie aus, dass das von dem Abgriff S3 ausgegebene Signal hoch wird, und so weiter bis zu dem Ausgangsabgriff S1. Jedes der von den Abgriffen S1-S4 ausgegebenen Signale hat im Vergleich zu dem Eingangssignal CS eine entgegengesetzte Polarität.

In der Realität können die Flanken der an den Ausgangsabgriffen S1, S2, S3 und S4 erzeugten Signale durch die RC-Filterung an den Widerständen und Kondensatoren in dem Schaltkreis verzerrt sein. Das heißt, dass an jeder Verzögerungsstufe nach den Knoten eine Impulsformungsschaltung eingesetzt werden sollte, um die verzerrten Ausgangssignale zu korrigieren. In einem Schaltkreis gemäß der zweiten Ausführungsform der Erfindung, die in 2 gezeigt ist, führt jede Verzögerungsstufe von Natur aus eine Impulsformung der Ausgangssignale durch.

Wie oben unter Bezugnahme auf die erste Ausführungsform beschrieben, umfasst der in 2 gezeigte Schaltkreis einen n-leitenden MOS-Transistor MN03 mit einem Gate, das mit dem Gate eines p-leitenden MOS-Transistors MP04 verbunden ist. Ein Eingangsanschluss, der so betrieben werden kann, dass er ein Eingangssignal CS empfängt, ist mit einem Knoten auf der Leitung, die die Gates der Transistoren MN03 und MP04 miteinander verbindet, verbunden. Wiederum ist eine Verzögerungskette mit vier Verzögerungsstufen zwischen den Drain des n-leitenden Transistors und den Drain des p-leitenden Transistors geschaltet. In dieser Ausführungsform wurden die Widerstände R1-R3 und die Kondensatoren C1-C4 jedoch durch aus den CMOS-Transistoren CM01, CM02 und CM03 gebildete Transmissionsgates ersetzt. Außerdem folgen auf jeden Knoten S1'-S4' zwei Inverter 101a, 101b; 102a, 102b; 103a, 103b; bzw. 104a, 104b, um es den Ausgangsknoten S1-S4 zu ermöglichen, eine höhere Last anzusteuern. In dieser Ausführungsform sind die Widerstandselemente und die kapazitiven Elemente über die integrierte Schaltung, die die MOS-Transistoren und die Transmissionsgates implementieren, verteilt. Die Ausgangssignale an den Knoten S1-S4 sehen wie die in 3 gezeigten erzeugten Signale aus und erfordern keine weitere Impulsformung.

Somit stellt die vorliegende Erfindung den Vorteil eines Schaltkreises zur Erzeugung einer Schar von sich überlappenden Signalen bereit, der unkompliziert ist und in einer integrierten Schaltung nicht viel Fläche einnimmt.

Obwohl die vorliegende Erfindung unter Bezugnahme auf bestimmte Ausführungsformen beschrieben wurde, ist diese nicht auf diese Ausführungsformen beschränkt, und dem Fachmann fallen zweifellos weitere Alternativen ein, die innerhalb des beanspruchten Schutzumfangs der Erfindung liegen.

Die Polaritäten der komplementären MOS-Transistoren in dem Schaltkreis können zum Beispiel umgekehrt werden.


Anspruch[de]
Schaltkreis zur Erzeugung von sich überlappenden Signalen aus einem einzelnen Eingangssignal, umfassend ein Paar komplementärer MOS-Transistoren mit zusammengeschalteten Gates, die durch eine Kette von aufeinander folgenden, reziproken Verzögerungsstufen zwischen entgegengesetzten Versorgungsanschlüssen in Reihe geschaltet sind, bei dem das Eingangssignal an die zusammengeschalteten Gates angelegt wird, und bei dem die Drains der MOS-Transistoren und Abgriffe zwischen aufeinander folgenden Verzögerungsstufen jeweils einen Knoten bilden, der eines der sich überlappenden Signale bereitstellt. Schaltkreis gemäß Anspruch 1, bei dem die Verzögerungsstufen jeweils durch ein kapazitives Element und ein Widerstandselement gebildet sind. Schaltkreis gemäß Anspruch 1, bei dem die Verzögerungsstufen jeweils durch ein aus einem Paar komplementärer MOS-Transistoren bestehendes Transmissionsgate gebildet sind. Schaltkreis gemäß einem der vorhergehenden Ansprüche, bei dem auf die Knoten eine Impulsformungsschaltung folgt. Schaltkreis gemäß Anspruch 4, bei dem die Impulsformungsschaltung einen mit je einem Knoten verbundenen Inverter bzw. eine Reihenschaltung zweier mit je einem Knoten verbundener Inverter umfasst. Schaltkreis gemäß einem der vorhergehenden Ansprüche, bei dem die Verzögerungsstufen alle dieselbe Verzögerung aufweisen.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

  Patente PDF

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com