PatentDe  


Dokumentenidentifikation DE102004029332B4 23.10.2008
Titel Treibervorrichtung für ein Flüssigkristalldisplay
Anmelder LG Display Co., Ltd., Seoul, KR
Erfinder Baek, Jong Sang, Kumi, Kyoungsangbuk, KR;
Kwon, Sung Yong, Kumi, Kyoungsangbuk, KR
Vertreter TER MEER STEINMEISTER & Partner GbR Patentanwälte, 81679 München
DE-Anmeldedatum 17.06.2004
DE-Aktenzeichen 102004029332
Offenlegungstag 17.02.2005
Veröffentlichungstag der Patenterteilung 23.10.2008
Veröffentlichungstag im Patentblatt 23.10.2008
IPC-Hauptklasse H04N 5/08(2006.01)A, F, I, 20051017, B, H, DE
IPC-Nebenklasse H04N 5/66(2006.01)A, L, I, 20051017, B, H, DE   G09G 3/36(2006.01)A, L, I, 20051017, B, H, DE   

Beschreibung[de]

  • Priorität: 21. Juni 2003, Rep. Korea, Nr. P2003-40487 (P)

Diese Anmeldung beansprucht den Nutzen der am 21. Juni 2003 eingereichten koreanischen Patentanmeldung Nr. 2003-40487, die hiermit durch Bezugnahme für alle Zwecke so eingeschlossen wird, als sei sie hier vollständig dargelegt.

HINTERGRUND DER ERFINDUNG Gebiet der Erfindung

Die Erfindung betrifft ein Flüssigkristalldisplay, spezieller eine Treibervorrichtung für ein Flüssigkristalldisplay, mit der ein Feldgebiet eingestellt werden kann, das an der Außenseite der Flüssigkristalldisplay-Tafel angezeigt wird.

Erörterung der einschlägigen Technik

Im Allgemeinen werden bei einem Flüssigkristalldisplay (LCD) gemäß dem Aktivmatrix-Ansteuerungssystem Dünnschichttransistoren (TFTs) als Schaltelemente verwendet, um bewegte Bilder anzuzeigen. Da ein derartiges LCD als Bauteil mit geringerer Größe als derjenigen vorhandener Braunscher Röhren aufgebaut werden kann, wird es in weitem Umfang als Monitor für PCs oder Notebookcomputer sowie bei Büroautomatisierungsanlagen wie Kopiergeräten usw. sowie tragbaren Geräten wie Mobiltelefonen und Funkrufeinrichtungen usw. verwendet.

Ein Aktivmatrix-LCD zeigt ein Bild, das Videosignalen, wie Fernsehsignalen, entspricht, auf einer Bildelementmatrix oder Pixelmatrix mit an Schnittstellen zwischen Gateleitungen und Datenleitungen angeordneten Flüssigkristallzellen an. An jeder Schnittstelle zwischen den Gateleitungen und den Datenleitungen ist ein Dünnschichttransistor vorhanden, um dadurch auf ein Scansignal (oder einen Gateimpuls) von der Gateleitung her ein Datensignal an die Flüssigkristallzelle zu übertragen.

Derartige LCDs werden abhängig vom Fernsehsignalsystem in solche unter Verwendung des NTSC-Signalsystems und solche unter Verwendung des PAL-Signalsystems eingeteilt.

Im Allgemeinen wird, wenn ein NTSC-Signal (d. h. 525 Zeilen in vertikaler Richtung) eingegeben wird, die Horizontalauflösung des LCDs entsprechend der Anzahl abgetasteter Daten ausgedrückt und die zugehörige vertikale Auflösung wird durch ein Schema mit 234 Zeilen ohne Zeilensprung ausgedrückt. Wenn andererseits ein PAL-Signal (d. h. 625 Zeilen in vertikaler Richtung) eingegeben wird, wird die Horizontalauflösung des LCD entsprechend der Anzahl abgetasteter Daten ausgedrückt, und die Vertikalauflösung desselben wird durch ein Verarbeitungssystem ähnlich wie beim NTSC-Signalschema ausgedrückt, wobei aus jeweils sechs Zeilen in vertikaler Richtung eine Zeile weggelassen wird, so dass sich 521 Zeilen ergeben.

Gemäß den 1 und 2 verfügt eine einschlägige LCD-Treibervorrichtung über eine Flüssigkristalldisplay-Tafel 30 mit gemäß einem Matrixtyp angeordneten Flüssigkristallzellen, einen Gatetreiber 34 zum Ansteuern der Gateleitungen GL der Flüssigkristalldisplay-Tafel 30, einen Datentreiber 32 zum Ansteuern der Datenleitungen DL der Flüssigkristalldisplay-Tafel 30 sowie einen Signalprozessor 10 zum Empfangen eines NTSC-Fernsehsignals zum Liefern eines zusammengesetzten Fernsehsignals, das in RGB-Datensignale R, G und B unterteilt ist, an den Datentreiber, und um ein zusammengesetztes Synchronisiersignal Csync auszugeben. Die LCD-Treibervorrichtung verfügt ferner über eine Steuerschaltung 22 mit phasengekoppelter Schleife (PLL), um ein Phasenkopplungssignal auszugeben, und eine Timingsteuerung 20 zum Empfangen des zusammengesetzten Synchronisiersignals Csync vom Bildsignalprozessor 10, um ein unterteiltes Ausgangssignal in Form eines horizontal-Synchronisiersignals Hsync und eines vertikal-Synchronisiersignals Vsync auszugeben und um auf diese hin Steuersignale an den Datentreiber 32 und den Gatetreiber 34 sowie die PLL-Steuerschaltung 22 zu liefern, um dadurch deren Ansteuertiming zu steuern.

Die Flüssigkristalldisplay-Tafel 30 verfügt über gemäß einem Matrixtyp angeordnete Flüssigkristallzellen sowie Dünnschichttransistoren TFT, die an Schnittstellen zwischen den Gateleitungen GL und den Datenleitungen DL vorhanden sind und mit den Flüssigkristallzellen zu verbinden sind.

Der Dünnschichttransistor TFT wird eingeschaltet, wenn ein Scansignal, d. h. eine hohe Gatespannung VGH von der Gateleitung GL angelegt wird, um dadurch ein Pixelsignal von der Datenleitung DL an die Flüssigkristallzelle zu legen. Andererseits wird der Dünnschichttransistor TFT ausgeschaltet, wenn von der Gateleitung GL eine niedrige Gatespannung VGL angelegt wird, um dadurch ein in die Flüssigkristallzelle geladenes Pixelsignal aufrechtzuerhalten.

Eine Flüssigkristallzelle kann ersatzmäßig als Flüssigkristallkondensator LC ausgedrückt werden, und sie verfügt über eine mit dem Dünnschichttransistor TFT verbundene Pixelelektrode sowie eine gemeinsame Elektrode, die einander gegenüberstehen, wobei sich ein Flüssigkristall dazwischen befindet. Ferner verfügt eine Flüssigkristallzelle über einen Speicherkondensator CST, um das geladene Pixelsignal stabil aufrechtzuerhalten, bis das nächste Pixel geladen wird. Dieser Speicherkondensator CST ist zwischen einer vorigen Gateleitung und der Pixelelektrode vorhanden. Bei einer derartigen Flüssigkristallzelle variiert der Ausrichtungszustand des Flüssigkristalls mit dielektrischer Anisotropie entsprechend dem Pixelsignal, das über den Dünnschichttransistor TFT geladen wird, um die Lichttransmission zu steuern, wodurch eine Grauskala realisiert wird.

Der Gatetreiber 34 legt auf Gatesteuersignale GSP, GSC und GOE von der Timingsteuerung 20 sequenziell die hohe Gatespannung VGH an die Gateleitungen GL an. So steuert der Gatetreiber 34 die mit den Gateleitungen GL verbundenen Dünnschichttransistoren TFT für jede Gateleitung an.

Genauer gesagt, verschiebt der Gatetreiber 34 einen Gatestartimpuls GSP auf einen Gateverschiebeimpuls GSC hin, um einen Verschiebeimpuls zu erzeugen. Ferner legt der Gatetreiber 34 die hohe Gatespannung VGH mit jeder Horizontalperiode H1, H2, ... auf den Verschiebeimpuls hin an die entsprechende Gateleitung GL an. In diesem Fall legt der Gatetreiber 34 die hohe Gatespannung VGH nur in einer Aktivierperiode auf ein Gateausgangssignal-Aktiviersignal GOE hin an. Andererseits legt der Gatetreiber 34 die niedrige Gatespannung VGL in der restlichen Periode an, in der nicht die hohe Gatespannung VGH an die Gateleitungen GL angelegt wird.

Der Datentreiber 32 legt mit jeder Horizontalperiode 1H, 2H, ... auf Datensteuersignale SSP, SSC und SOE von der Timingsteuerung 20 hin Pixeldatensignale für jeweils eine Zeile an die Datenleitungen DL an. Insbesondere legt der Datentreiber 32 RGB-Daten vom Bildsignalprozessor 10 an die Flüssigkristalldisplay-Tafel 30 an.

Genauer gesagt, verschiebt der Datentreiber 32 einen Quellenstartimpuls SSP auf ein Sourceverschiebe-Taktsignal SSC hin, um ein Abtastsignal zu erzeugen. Dann gibt der Datentreiber 32 sequenziell analoge RGB-Daten für jede bestimmte Einheit auf das Abtastsignal hin ein, um sie zwischenzuspeichern. Ferner legt der Datentreiber 32 die zwischengespeicherten analogen Daten für eine Zeile an die Datenleitungen DL an.

Der Bildsignalprozessor 10 wandelt von außen gelegte Bildsignale in Spannungen R, G und B, die zum Ansteuern der Flüssigkristalldisplay-Tafel 30 entsprechend einer Eigenschaft derselben geeignet sind, um sie an den Datentreiber 32 zu liefern, und er liefert ein zusammengesetztes Synchronisiersignal Csync an die Timingsteuerung 20. Hierbei wird das zusammengesetzte Synchronisiersignal Csync gesondert aus dem Bildsignal NTSC erzeugt.

Die PLL-Steuerschaltung 22 erzeugt ein phasensynchronisiertes Signal PLL mit gewünschter Schwingungsfrequenz, um es an die Timingsteuerung 20 zu liefern.

Die Timingsteuerung 20 verfügt über einen Frequenzteiler (nicht dargestellt) zum Ausgeben eines Frequenzteilungssignals DIV mit derselben Periode wie der des zusammengesetzten Synchronisiersignals Csync sowie verschiedener Teilsignale, und sie synchronisiert das zusammengesetzte Synchronisiersignal Csync mittels des phasensynchronisierten Signals PLL mit dem Frequenzteilungssignal DIV. Hierbei wird das Frequenzteilungssignal DIV mit dem zentralen Teil der Breite des zusammengesetzten Synchronisiersignals Csync synchronisiert. Die Timingsteuerung 20 erzeugt ein gegenüber dem zusammengesetzten Synchronisiersignal Csync invertiertes Horizontal-Synchronisiersignal Hsync unter Verwendung verschiedener Taktsignale vom Frequenzteiler. Ferner verfügt, wie es in der 3 dargestellt ist, die Timingsteuerung 20 über einen Quellenstartimpuls-Generator 34 zum Erzeugen eines Quellenstartimpulses SSP, der einen Horizontal-Anzeigestartzeitpunkt ST des auf der Flüssigkristalldisplay-Tafel 30 angezeigten NTSC-Bildsignals bestimmt.

Der Quellenstartimpuls-Generator 24 empfängt das zusammengesetzte Synchronisiersignal Csync vom Bildsignalprozessor 10, und er empfängt das Frequenzteilungssignal DIV und das Horizontal-Synchronisiersignal Hsync, die durch den internen Teil der Timingsteuerung 20 erzeugt werden. So erzeugt der Quellenstartimpuls-Generator 24 den Quellenstartimpuls SSP unter Verwendung des zusammengesetzten Synchronisiersignals Csync und des Frequenzteilungssignals DIV, oder er erzeugt den Quellenstartimpuls SSP unter Verwendung des zusammengesetzten Synchronisiersignals Csync und des Horizontal-Synchronisiersignals Hsync. Der Quellenstartimpuls SSP vom Quellenstartimpuls-Generator 24 wird an den Datentreiber 32 geliefert.

So zeigt eine einschlägige LCD-Treibervorrichtung ein Bild ab dem Startzeitpunkt ST des Quellenstartimpulses SSP in einem Bildbereich des NTSC-Bildsignals in einer horizontalen Zeile der Flüssigkristalldisplay-Tafel 30 mittels des Quellenstartimpulses SSP an. Zum Beispiel wird, wie es in der 4 dargestellt ist, wenn ein 1 bis 13 ausdrückendes Bildsignal in einer horizontalen Zeile der Flüssigkristalldisplay-Tafel 30 mittels des Sourcestarimpulses SSP angezeigt wird, ein durch die schrägen Linien gekennzeichnetes Bildsignal, d. h. nur 3 bis 12, angezeigt.

US 6,304,253 beschreibt einen Horizontalpositionssteuerschaltkreis zur Verwendung bei hoch auflösenden LCD Monitoren, der eine Tastatur enthält, um die Position eines angezeigten Bildes einzustellen. Es ist ein Framememory vorgesehen, das digitale Videodaten vom AD-Wandler speichert, wobei eine Steuerung in Abhängigkeit von einem horizontalen Positionssignal einen Abtastzeitpunkt für den AD-Wandler einstellt, so dass die horizontale Position eingestellt wird. Das Framememory empfängt Pixeldaten von einer Zeile an einer Speicherposition, während gespeicherte Pixeldaten einer anderen Zeile aus einer anderen Speicherposition ausgelesen werden.

JP 07095498 beschreibt eine Anzeigevorrichtung, bei der eine Zeitsteuerungseinrichtung vorgesehen ist, um die Daten von einem Bildsignalprozessor den entsprechenden Daten und Gateleitungen zuzuführen. Ein RGB-Dekoder dekodiert das eingegebene Videosignal und erzeugt RGB-Daten für das linke Auge und RGB-Daten für das rechte Auge.

ZUSAMMENFASSUNG DER ERFINDUNG

Demgemäß ist die Erfindung auf eine Treibervorrichtung für ein Flüssigkristalldisplay gerichtet, die eines oder mehrere der Probleme auf Grund von Einschränkungen und Nachteilen bei der einschlägigen Technik im Wesentlichen vermeidet.

Ein Vorteil der Erfindung ist es, dass durch sie eine Treibervorrichtung für ein Flüssigkristalldisplay geschaffen ist, die ein Feldgebiet einstellen kann, das am Rand der Flüssigkristalldisplay-Tafel angezeigt wird.

Zusätzliche Merkmale und Vorteile der Erfindung werden in der folgenden Beschreibung dargelegt und sie gehen teilweise aus der Beschreibung hervor, oder sie ergeben sich beim Ausüben der Erfindung. Die Ziele und andere Vorteile der Erfindung werden durch die Struktur realisiert und erzielt, wie sie speziell in der schriftlichen Beschreibung und den zugehörigen Ansprüchen sowie den beigefügten Zeichnungen dargelegt ist.

Die Aufgabe wird durch eine Treibervorrichtung für ein Flüssigkristalldisplay gelöst, enthaltend: ein Bildsignalprozessor zum Abtrennen eines Fernsehbildsignals aus einem zusammengesetzten Bildsignal und zum Abtrennen eines zusammengesetzten Synchronisiersignals; eine Flüssigkristalldisplay-Tafel zum Anzeigen des Fernsehbildsignals; eine Timingsteuerung zum Erzeugen eines Quellenstartimpulses, der einen Anzeige-Startzeitpunkt des auf der Flüssigkristalldisplay-Tafel angezeigten Fernsehbildsignals bestimmt, unter Verwendung eines internen Taktsignals, das eine Frequenzteilungs-Taktsignal und ein Horizontal-Synchronisiersignal enthält, und des zusammengesetzten Synchronisiersignals vom Bildsignalprozessor; und eine Verzögerungseinrichtung, die elektrisch mit der Timingsteuerung verbunden ist, um das interne Taktsignal zu verzögern, wobei die Verzögerungseinrichtung das Frequenzteilungs-Taktsignal oder das Horizontal-Synchronisiersignal verzögert, um ein verzögertes Taktsignal zum Verändern des Anzeige-Startzeitpunkts zu erzeugen.

Die Treibervorrichtung ist ferner mit Folgendem versehen: einem Datentreiber zum Anlegen des Fernsehbildsignals an Datenleitungen der Flüssigkristalldisplay-Tafel auf eine erste Gruppe von Steuersignalen von der Timingsteuerung, wobei diese erste Gruppe von Steuersignalen den Quellenstartimpuls von der Timingsteuerung beinhaltet; und einem Gatetreiber zum Ansteuern von Gateleitungen der Flüssigkristalldisplay-Tafel auf eine zweite Gruppe von Steuersignalen von der Timingsteuerung hin.

Bei der Treibervorrichtung verfügt das interne Taktsignal über Folgendes: ein Frequenzteilungs-Taktsignal mit derselben Periode wie das zusammengesetzte Synchronisiersignal; und ein Horizontal-Synchronisiersignal, das gegenüber dem zusammengesetzten Synchronisiersignal invertiert ist.

Bei der Treibervorrichtung ist ferner mit Folgendem versehen: einer Steuerschaltung mit phasensynchronisierter Schleife zum Liefern eines phasensynchronisierten Signals zum Synchronisieren der ansteigenden Flanke des Frequenzteilungs-Taktsignals mit dem zentralen Abschnitt der Breite des zusammengesetzten Synchronisiersignals an die Timingsteuerung.

Die Timingsteuerung weist einen Quellenstartimpuls-Generator zum Erzeugen des Quellenstartimpulses unter Verwendung des zusammengesetzten Synchronisiersignals und des internen Taktsignals von der Verzögerungseinrichtung auf. Die Verzögerungseinrichtung weist Folgendes auf: einen variablen Widerstand, der mit einem Ausgangsanschluss der Timingsteuerung zum Ausgeben des Frequenzteilungs-Taktsignals verbunden ist; und einen Kondensator, der zwischen den variablen Widerstand und eine Massespannungsquelle geschaltet ist; wobei der Knoten zwischen dem variablen Widerstand und dem Kondenator elektrisch mit einem Taktsignal-Eingangsanschluss des Quellenstartimpuls-Generators verbunden ist.

Alternativ weist die Verzögerungseinrichtung Folgendes auf: einen variablen Widerstand, der mit einem Ausgangsanschluss der Timingsteuerung zum Ausgeben des Horizontal-Synchronisiersignals verbunden ist; und einen Kondensator, der zwischen den variablen Widerstand und eine Massespannungsquelle geschaltet ist; wobei der Knoten zwischen dem variablen Widerstand und dem Kondenator elektrisch mit einem Taktsignal-Eingangsanschluss des Quellenstartimpuls-Generators verbunden ist.

Die Aufgabe wird weiter durch eine Treibervorrichtung für ein Flüssigkristalldisplay gelöst, mit: einem Bildsignalprozessor zum Abtrennen eines Fernsehbildsignals aus einem zusammengesetzten Bildsignal und zum Abtrennen eines zusammengesetzten Synchronisiersignals; einer Flüssigkristalldisplay-Tafel zum Anzeigen des Fernsehbildsignals; einer variablen Schaltung zum Erzeugen eines variablen Signals zum Einstellen eines Anzeige-Startzeitpunkts für das auf der Flüssigkristalldisplay-Tafel angezeigte Fernsehbildsignal durch einen Benutzer; und einer Timingsteuerung zum Erzeugen eines Quellenstartimpulses, der den Anzeige-Startzeitpunkt des auf der Flüssigkristalldisplay-Tafel angezeigten Fernsehbildsignals unter Verwendung des variablen Signals und des zusammengesetzten Synchronisiersignals bestimmt, wobei die variable Schaltung ein Frequenzteilungs-Taktsignal oder ein Horizontal-Synchronisiersignal verzögert, um das variable Signal zum Verändern des Anzeige-Startzeitpunkts zu erzeugen.

Die Treibervorrichtung ist ferner mit Folgendem versehen: einem Datentreiber zum Anlegen des Fernsehbildsignals an Datenleitungen der Flüssigkristalldisplay-Tafel auf eine erste Gruppe von Steuersignalen von der Timingsteuerung, wobei diese erste Gruppe von Steuersignalen den Quellenstartimpuls von der Timingsteuerung beinhaltet; und einem Gatetreiber zum Ansteuern von Gateleitungen der Flüssigkristalldisplay-Tafel auf eine zweite Gruppe von Steuersignalen von der Timingsteuerung hin.

Bei der Treibervorrichtung weist die Timingsteuerung Folgendes auf: einen Frequenzteiler zum Erzeugen eines internen Taktsignals unter Verwendung des zusammengesetzten Synchronisiersignals; und einen Quellenstartimpuls-Generator zum Erzeugen des Quellenstartimpulses unter Verwendung des variablen Signals von der variablen Schaltung und des zusammengesetzten Synchronisiersignals vom Bildsignalprozessor.

Hierbei weist das interne Taktsignal Folgendes auf: ein Frequenzteilungs-Taktsignal mit derselben Periode wie das zusammengesetzte Synchronisiersignal; und ein Horizontal-Synchronisiersignal, das gegenüber dem zusammengesetzten Synchronisiersignal invertiert ist.

Die Treibervorrichtung weist ferner eine Steuerschaltung mit phasensynchronisierter Schleife zum Liefern eines phasensynchronisierten Signals zum Synchronisieren der ansteigenden Flanke des Frequenzteilungs-Taktsignals mit dem zentralen Abschnitt der Breite des zusammengesetzten Synchronisiersignals an die Timingsteuerung auf.

Die variable Schaltung verzögert das interne Taktsignal vom Frequenzteiler, um ein variables Signal zum Variieren des Anzeige-Startzeitpunkts zu erzeugen, und wobei sie das erzeugte variable Signal an den Quellenstartimpuls-Generator liefert.

Die variable Schaltung verfügt über einen variablen Widerstand, der mit einem Ausgangsanschluss der Timingsteuerung zum Ausgeben des Frequenzteilungs-Taktsignals verbunden ist; und einen Kondensator, der zwischen den variablen Widerstand und eine Massespannungsquelle geschaltet ist; wobei der Knoten zwischen dem variablen Widerstand und dem Kondenator elektrisch mit einem Taktsignal-Eingangsanschluss des Quellenstartimpuls-Generators verbunden ist.

Hierbei ist der variable Widerstand durch einen Benutzer einstellbar.

Alternativ verfügt die variable Schaltung über einen variablen Widerstand, der mit einem Ausgangsanschluss der Timingsteuerung zum Ausgeben des Horizontal-Synchronisiersignals verbunden ist; und einen Kondensator, der zwischen den variablen Widerstand und eine Massespannungsquelle geschaltet ist; wobei der Knoten zwischen dem variablen Widerstand und dem Kondenator elektrisch mit einem Taktsignal-Eingangsanschluss des Quellenstartimpuls-Generators verbunden ist.

Hierbei ist der variable Widerstand durch einen Benutzer einstellbar.

Weiter wird die Aufgabe durch eine Treibervorrichtung für eine Flachbildschirm-Anzeigevorrichtung gelöst, mit: einem Bildsignalprozessor zum Abtrennen eines Videobildsignals aus einem zusammengesetzten Bildsignal und zum Abtrennen eines zusammengesetzten Synchronisiersignals; einer Flüssigkristalldisplay-Tafel zum Anzeigen des Videobildsignals; einer variablen Schaltung zum Erzeugen eines variablen Signals zum Einstellen eines Anzeige-Startzeitpunkts für das auf der Flüssigkristalldisplay-Tafel angezeigte Videobildsignal durch einen Benutzer; und einer Timingsteuerung zum Erzeugen eines Quellenstartimpulses, der den Anzeige-Startzeitpunkt des auf der Flüssigkristalldisplay-Tafel angezeigten Videobildsignals unter Verwendung des variablen Signals und des zusammengesetzten Synchronisiersignals bestimmt, wobei die variable Schaltung ein Frequenzteilungs-Taktsignal oder ein Horizontal-Synchronisiersignal verzögert, um das variable Signal zum Verändern des Anzeige-Startzeitpunkts zu erzeugen.

Es ist zu beachten, dass sowohl die vorstehende allgemeine Beschreibung als auch die folgende detaillierte Beschreibung beispielhaft und erläuternd sind und dazu vorgesehen sind, für eine weitere Erläuterung der beanspruchten Erfindung zu sorgen.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Die beigefügten Zeichnungen, die enthalten sind, um für ein weiteres Verständnis der Erfindung zu sorgen, und die in diese Beschreibung eingeschlossen sind und einen Teil derselben bilden, veranschaulichen Ausführungsformen der Erfindung und dienen gemeinsam mit der Beschreibung dazu, die Prinzipien der Erfindung zu erläutern.

In den Zeichnungen ist Folgendes dargestellt.

1 ist ein schematisches Blockdiagramm, das eine Konfiguration einer bekannten Treibervorrichtung für ein Flüssigkristalldisplay zeigt;

2 ist ein Signalverlaufsdiagramm von Taktsignalen, die zum Ansteuern der in der 1 dargestellten Flüssigkristalldisplay-Tafel verwendet werden;

3 ist ein Blockdiagramm der Timingsteuerung zum Erzeugen eines in der 2 dargestellten Quellenstartimpulses;

4 zeigt ein Bild, wie es durch ein Bildsignal und einen Quellenstartimpuls, wie wie in der 2 dargestellt sind, auf der Flüssigkristalldisplay-Tafel angezeigt wird;

5 ist ein schematisches Blockdiagramm, das eine Konfiguration einer Treibervorrichtung für ein Flüssigkristalldisplay gemäß einer Ausführungsform der Erfindung zeigt;

6 ist ein Signalverlaufsdiagramm von Taktsignalen, wie sie zum Ansteuern der in der 5 dargestellten Flüssigkristalldisplay-Tafel verwendet werden;

7 ist ein Blockdiagramm der Timingsteuerung zum Erzeugen eines in der 6 dargestellten Quellenstartimpulses;

8 ist ein Blockdiagramm eines anderen Beispiels der Timingsteuerung zum Erzeugen eines in der 6 dargestellten Quellenstartimpulses;

9 zeigt ein Bild, wie es durch ein Bildsignal und einen Quellenstartimpuls, wie sie in der 6 dargestellt sind, auf der Flüssigkristalldisplay-Tafel angezeigt wird; und

10 zeigt ein anderes Bild, wie es durch ein Bildsignal und einen Quellenstartimpuls, wie sie in der 6 dargestellt sind, auf der Flüssigkristalldisplay-Tafel angezeigt wird.

DETAILLIERTE BESCHREIBUNG DER VERANSCHAULICHTEN AUSFÜHRUNGSFORMEN

Nun wird detailliert auf eine Ausführungsform der Erfindung Bezug genommen, zu der in den beigefügten Zeichnungen ein Beispiel veranschaulicht ist.

Gemäß den 5 und 6 verfügt eine LCD-Treibervorrichtung gemäß einer Ausführungsform der Erfindung über eine Flüssigkristalldisplay-Tafel 130 mit gemäß einem Matrixtyp angeordneten Flüssigkristallzellen, einen Gatetreiber 134 zum Ansteuern von Gateleitungen GL der Flüssigkristalldisplay-Tafel 130, einen Datentreiber 132 zum Ansteuern von Datenleitungen DL der Flüssigkristalldisplay-Tafel 130 sowie einen Bildsignalprozessor 110 zum Empfangen eines NTSC-Fernsehsignals, um ein zusammengesetztes Fernsehsignal, das in Datensignale für Rot, Grün und Blau, R, G und B, unterteilt ist, an den Datentreiber 132 zu liefern und um ein zusammengesetztes Synchronisiersignal Csync auszugeben. Die LCD-Treibervorrichtung verfügt ferner über eine Steuerschaltung 122 mit phasensynchronisierter Schleife (PLL) zum Ausgeben eines phasensynchronisierten Signals, eine Timingsteuerung 120 zum Empfangen des zusammengesetzten Synchronisiersignals Csync vom Bildsignalprozessor 110, um ein unterteiltes Ausgangssignal entsprechend einem Horizontal-Synchronisiersignal Hsync und einem Vertikal-Synchronisiersignal Vsync auszugeben und um auf diese hin Steuersignale an den Datentreiber 132 und den Gatetreiber 134 sowie die PLL-Steuerschaltung 122 zu liefern, um dadurch deren Ansteuertiming zu steuern, und eine Verzögerungsschaltung 140 zum Verzögern der Taktsignale von der Timingsteuerung 120, um die verzögerten Taktsignale erneut an die Timingsteuerung 120 zu liefern.

Die Flüssigkristalldisplay-Tafel 130 verfügt über gemäß einem Matrixtyp angeordnete Flüssigkristallzellen sowie Dünnschichttransistoren TFT, die an Schnittstellen zwischen den Gateleitungen GL und den Datenleitungen DL vorhanden sind und mit den Flüssigkristallzellen zu verbinden sind.

Der Dünnschichttransistor TFT wird eingeschaltet, wenn ein Scansignal, d. h. eine hohe Gatespannung VGH von der Gateleitung GL angelegt wird, um dadurch ein Pixelsignal von der Datenleitung DL an die Flüssigkristallzelle zu legen. Andererseits wird der Dünnschichttransistor TFT ausgeschaltet, wenn von der Gateleitung GL eine niedrige Gatespannung VGL angelegt wird, um dadurch ein in die Flüssigkristallzelle geladenes Pixelsignal aufrechtzuerhalten.

Eine Flüssigkristallzelle kann ersatzmäßig als Flüssigkristallkondensator LC ausgedrückt werden, und sie verfügt über eine mit dem Dünnschichttransistor TFT verbundene Pixelelektrode sowie eine gemeinsame Elektrode, die einander gegenüberstehen, wobei sich ein Flüssigkristall dazwischen befindet. Ferner verfügt eine Flüssigkristallzelle über einen Speicherkondensator CST, um das geladene Pixelsignal stabil aufrechtzuerhalten, bis das nächste Pixel geladen wird. Dieser Speicherkondensator CST ist zwischen einer vorigen Gateleitung und der Pixelelektrode vorhanden. Bei einer derartigen Flüssigkristallzelle variiert der Ausrichtungszustand des Flüssigkristalls mit dielektrischer Anisotropie entsprechend dem Pixelsignal, das über den Dünnschichttransistor TFT geladen wird, um die Lichttransmission zu steuern, wodurch eine Grauskala realisiert wird.

Der Gatetreiber 134 legt auf Gatesteuersignale GSP, GSC und GOE von der Timingsteuerung 120 sequenziell die hohe Gatespannung VGH an die Gateleitungen GL an. So ermöglicht es der Gatetreiber 134, dass die mit den Gateleitungen GL verbundenen Dünnschichttransistoren TFT für jede Gateleitung angesteuert werden.

Genauer gesagt, verschiebt der Gatetreiber 134 einen Gatestartimpuls GSP auf einen Gateverschiebeimpuls GSC hin, um einen Verschiebeimpuls zu erzeugen. Ferner legt der Gatetreiber 134 die hohe Gatespannung VGH mit jeder Horizontalperiode H1, H2, ... auf den Verschiebeimpuls hin an die entsprechende Gateleitung GL an. In diesem Fall legt der Gatetreiber 134 die hohe Gatespannung VGH nur in einer Aktivierperiode auf ein Gateausgangssignal-Aktiviersignal GOE hin an. Andererseits legt der Gatetreiber 134 die niedrige Gatespannung VGL in der restlichen Periode an, in der nicht die hohe Gatespannung VGH an die Gateleitungen GL angelegt wird.

Der Datentreiber 132 legt mit jeder Horizontalperiode 1H, 2H, ... auf Datensteuersignale SSP, SSC und SOE von der Timingsteuerung 120 hin Pixeldatensignale für jeweils eine Zeile an die Datenleitungen DL an. Insbesondere legt der Datentreiber 132 RGB-Daten vom Bildsignalprozessor 110 an die Flüssigkristalldisplay-Tafel 130 an.

Genauer gesagt, verschiebt der Datentreiber 132 einen Quellenstartimpuls SSP auf ein Sourceverschiebe-Taktsignal SSC hin, um ein Abtastsignal zu erzeugen. Dann gibt der Datentreiber 132 sequenziell analoge RGB-Daten für jede bestimmte Einheit auf das Abtastsignal hin ein, um sie zwischenzuspeichern. Ferner legt der Datentreiber 132 die zwischengespeicherten analogen Daten für eine Zeile an die Datenleitungen DL an.

Der Bildsignalprozessor 110 wandelt von außen gelegte Bildsignale in Spannungen R, G und B, die zum Ansteuern der Flüssigkristalldisplay-Tafel 130 entsprechend einer Eigenschaft derselben geeignet sind, um sie an den Datentreiber 132 zu liefern, und er liefert ein zusammengesetztes Synchronisiersignal Csync an die Timingsteuerung 120. Hierbei wird das zusammengesetzte Synchronisiersignal Csync gesondert aus dem Bildsignal NTSC erzeugt.

Die PLL-Steuerschaltung 122 erzeugt ein phasensynchronisiertes Signal PLL mit gewünschter Schwingungsfrequenz, um es an die Timingsteuerung 120 zu liefern.

Die Timingsteuerung 120 verfügt über einen Frequenzteiler (nicht dargestellt) zum Ausgeben eines Frequenzteilungssignals DIV mit derselben Periode wie der des zusammengesetzten Synchronisiersignals Csync sowie verschiedener Teilsignale, und sie synchronisiert das zusammengesetzte Synchronisiersignal Csync mittels des phasensynchronisierten Signals PLL mit dem Frequenzteilungssignal DIV. Hierbei wird das Frequenzteilungssignal DIV mit dem zentralen Teil der Breite des zusammengesetzten Synchronisiersignals Csync synchronisiert. Die Timingsteuerung 120 erzeugt ein gegenüber dem zusammengesetzten Synchronisiersignal Csync invertiertes Horizontal-Synchronisiersignal Hsync unter Verwendung verschiedener Taktsignale vom Frequenzteiler. Ferner verfügt, wie es in der 3 dargestellt ist, die Timingsteuerung 120 über einen Quellenstartimpuls-Generator 134 zum Erzeugen eines Quellenstartimpulses SSP, der einen Horizontal-Anzeigestartzeitpunkt F1, F2 und F3 des auf der Flüssigkristalldisplay-Tafel 130 angezeigten NTSC-Bildsignals bestimmt.

Der Quellenstartimpuls-Generator 124 empfängt das zusammengesetzte Synchronisiersignal Csync vom Bildsignalprozessor 110, und er empfängt ein Taktsignal von der Verzögerungsschaltung 140. In diesem Fall verzögert die Verzögerungsschaltung 140 das vom internen Teil der Timingsteuerung 120 erzeugten Horizontal-Synchronisiersignal Hsync um eine Zeitkonstante RC, um es an den Quellenstartimpuls-Generator 124 zu liefern.

Zu diesem Zweck verfügt die Verzögerungsschaltung 140 +über einen variablen Widerstand Rb, der mit einer Horizontal-Synchronisiersignal(Hsync)-Ausgangsleitung der Timingsteuerung 120 verbunden ist, und einen Kondensator C, der zwischen den variablen Widerstand RB und eine Massespannungsquelle GND geschaltet ist. Hierbei ist der Knoten zwischen dem variablen Widerstand RB und dem Kondensator C mit einem Taktsignal-Eingangsanschluss des Quellenstartimpuls-Generators 124 verbunden.

Eine derartige Verzögerungsschaltung 140 stellt den Widerstandswert des variablen Widerstands RB ein, um das Horizontal-Synchronisiersignal Hsync zu verzögern, und sie liefert das verzögerte Taktsignal an den Quellenstartimpuls-Generator 124. So erzeugt der Quellenstartimpuls-Generator 124 mittels eines zusammengesetzten Synchronisiersignals Csync und eines Taktsignals von der Verzögerungsschaltung 140 einen Quellenstartimpuls SSP. Demgemäß variiert der von der Timingsteuerung 120 an den Datentreiber 132 gelieferte Quellenstartimpuls SSP entsprechend der Zeitkonstante RC der Verzögerungsschaltung 140.

Alternativ verfügt, wie es in der 8 dargestellt ist, die Verzögerungsschaltung 140 über einen variablen Widerstand RB, der mit einer Frequenzteilungssignal(DIV)-Ausgangsleitung der Timingsteuerung 120 verbunden ist, und einen Kondensator C, der zwischen den variablen Widerstand RB und eine Massespannungsquelle GND geschaltet ist. Hierbei ist der Knoten zwischen dem variablen Widerstand RB und dem Kondensator C mit einem Taktsignal-Eingangsanschluss des Quellenstartimpuls-Generators 124 verbunden. Eine derartige Verzögerungsschaltung 140 verändert den Widerstandswert des variablen Widerstands RB, um das Frequenzteilungssignal DIV zu verzögern und sie liefert das verzögerte Taktsignal an den Quellenstartimpuls-Generator 124. So erzeugt der Quellenstartimpuls-Generator 124 mittels des zusammengesetzten Synchronisiersignals Csync und des Taktsignals von der Verzögerungsschaltung 140 einen Quellenstartimpuls SSP. Demgemäß variiert der von der Timingsteuerung 120 an den Datentreiber 132 gelieferte Quellenstartimpuls SSP entsprechend der Zeitkonstante RC der Verzögerungsschaltung 140.

Eine derartige LCD-Treibervorrichtung zeigt ein Bild ab einem Startzeitpunkt F1, F2 und F3 des Quellenstartimpulses SSP für einen Bildbereich des NTSC-Bildsignals in einer Horizontalzeile der Flüssigkristalldisplay-Tafel 130 mittels des Quellenstartimpulses SSP an. Wenn z. B., wie es in der 9 dargestellt ist, ein 1 bis 13 ausdrückendes Bildsignal in einer Horizontalzeile der Flüssigkristalldisplay-Tafel 130 mittels des Quellenstartimpulses SSP angezeigt wird, wird ein durch die schrägen Linien gekennzeichnetes Bildsignal B, d. h. nur 4 bis 13 angezeigt. Anders gesagt, kann der Benutzer den Widerstandswert des variablen Widerstands RB der Verzögerungsschaltung 140 zum Auswählen des Startzeitpunkts z. B. unter den Startzeiten F1, F2 und F3 für den Quellenstartimpuls SSP auszuwählen, um dadurch den Anzeige-Startzeitpunkt F1, F2 und F3 des NTSC-Bildsignals zu ändern.

Genauer gesagt, kann der Benutzer, wenn ein NTSC-Fernsehbildsignal ein in der 9 dargestelltes Bild A ist, den Widerstandswert des variablen Widerstands RB so ändern, dass ein Bild B angezeigt wird, das die Zahlen 4 bis 13 wiedergibt, wie es durch die schrägen Linien auf der Flüssigkristalldisplay-Tafel 130 gekennzeichnet ist, oder um ein die Zahlen 1 bis 10 wiedergebendes Bild B, wie es in der 10 dargestellt ist, auf der Flüssigkristalldisplay-Tafel 130 anzuzeigen. Demgemäß erlaubt es die LCD-Treibervorrichtung gemäß der Ausführungsform der Erfindung, Betrachtern andere Bilder (1, 2, 13) zu sehen, die im in der 4 dargestellten Bild B gemäß der einschlägigen Technik in der Horizontalrichtung der Flüssigkristalldisplay-Tafel 130 nicht betrachtbar sind. Hierbei sind die in der 10 dargestellten Bilder 1 und 2 um 1 verzögert, wenn das Bild 0 im NTSC-Fernsehbildsignal enthalten ist, um dadurch auf der Flüssigkristalldisplay-Tafel 130 angezeigt zu werden.

Demgemäß kann eine LCD-Treibervorrichtung gemäß der Ausführungsform der Erfindung den Quellenstartimpuls SSP, der den Anzeige-Startzeitpunkt F1, F2 und F3 des in einer Horizontalzeile der Flüssigkristalldisplay-Tafel 130 angezeigten Bilds bestimmt, durch Einstellen der Zeitkonstante RC verändern, so dass der Benutzer ein gewünschtes Bild anzeigen kann.

Wie oben beschrieben, verfügt die LCD-Treibervorrichtung gemäß der Erfindung über eine Verzögerungsschaltung mit einem variablen Widerstand und einem Kondensator, um den Quellenstartimpuls zu ändern. Demgemäß wird bei der vorliegenden LCD-Treibervorrichtung der Widerstandswert des variablen Widerstands eingestellt, um den Quellenstartimpuls zu ändern, der den Anzeige-Startzeitpunkt des in einer Horizontalzeile der Flüssigkristalldisplay-Tafel angezeigten Bildsignals bestimmt, wodurch der Benutzer ein gewünschtes Bild anzeigen kann. Demgemäß erlaubt es die erfindungsgemäße LCD-Treibervorrichtung dem Benutzer, das Gebiet eines Bilds einzustellen, wie es am äußeren der Flüssigkristalldisplay-Tafel angezeigt wird. Es ist zu beachten, dass die Prinzipien der Erfindung bei anderen Flachtafeldisplays sowie anderen Displays insgesamt angewandt werden können.

Der Fachmann erkennt, dass an der Erfindung verschiedene Modifizierungen und Variationen vorgenommen werden können, ohne vom Grundgedanken oder Schutzumfang der Erfindung abzweichen. So soll die Erfindung die Modifizierungen und Variationen der Erfindung abdecken, vorausgesetzt, dass sie in den Schutzumfang der beigefügten Ansprüche und ihrer Äquivalente gelangen.


Anspruch[de]
Treibervorrichtung für ein Flüssigkristalldisplay, mit:

– einem Bildsignalprozessor (110) zum Abtrennen eines Fernsehbildsignals aus einem zusammengesetzten Bildsignal und zum Abtrennen eines zusammengesetzten Synchronisiersignals (Csync);

– einer Flüssigkristalldisplay-Tafel (130) zum Anzeigen des Fernsehbildsignals;

– einer Timingsteuerung (120) zum Erzeugen eines Quellenstartimpulses (SSP), der einen Anzeige-Startzeitpunkt des auf der Flüssigkristalldisplay-Tafel (130) angezeigten Fernsehbildsignals bestimmt, unter Verwendung eines internen Taktsignals, das ein Frequenzteilungs-Taktsignal (DIV) und ein Horizontal-Synchronisiersignal (Hsync) enthält, und des zusammengesetzten Synchronisiersignals (Csync) vom Bildsignalprozessor (110); und

– einer Verzögerungseinrichtung (140), die elektrisch mit der Timingsteuerung (120) verbunden ist, um das interne Taktsignal zu verzögern, wobei die Verzögerungseinrichtung (140) das Frequenzteilungs-Taktsignal (DIV) oder das Horizontal-Synchronisiersignal (Hsync) verzögert, um ein verzögertes Taktsignal zum Verändern des Anzeige-Startzeitpunkts zu erzeugen.
Treibervorrichtung nach Anspruch 1, ferner mit:

– einem Datentreiber (132) zum Anlegen des Fernsehbildsignals an Datenleitungen (DL) der Flüssigkristalldisplay-Tafel (130) auf eine erste Gruppe von Steuersignalen von der Timingsteuerung (120), wobei diese erste Gruppe von Steuersignalen den Quellenstartimpuls (SSP) von der Timingsteuerung (120) beinhaltet; und

– einem Gatetreiber (134) zum Ansteuern von Gateleitungen (GL) der Flüssigkristalldisplay-Tafel (130) auf eine zweite Gruppe von Steuersignalen von der Timingsteuerung (120) hin.
Treibervorrichtung nach Anspruch 1, bei der das interne Taktsignal Folgendes beinhaltet:

– das Frequenzteilungs-Taktsignal (DIV) mit derselben Periode wie das zusammengesetzte Synchronisiersignal (Csync); und

– das Horizontal-Synchronisiersignal (Hsync), das gegenüber dem zusammengesetzten Synchronisiersignal (Csync) invertiert ist.
Treibervorrichtung nach Anspruch 3, ferner mit:

– einer PLL-Steuerschaltung (122) zum Liefern eines phasensynchronisierten Signals (PLL) zum Synchronisieren der ansteigenden Flanke des Frequenzteilungs-Taktsignals (DIV) mit dem zentralen Abschnitt der Breite des zusammengesetzten Synchronisiersignals (Csync) an die Timingsteuerung (120).
Treibervorrichtung nach Anspruch 3, bei der die Timingsteuerung (120) Folgendes aufweist:

– einen Quellenstartimpuls-Generator (124) zum Erzeugen des Quellenstartimpulses (SSP) unter Verwendung des zusammengesetzten Synchronisiersignals (Csync) und des internen Taktsignals von der Verzögerungseinrichtung (140).
Treibervorrichtung nach Anspruch 5, bei der die Verzögerungseinrichtung (140) Folgendes aufweist:

– einen variablen Widerstand (RB), der mit einem Ausgangsanschluss der Timingsteuerung (120) zum Ausgeben des Frequenzteilungs-Taktsignals (DIV) verbunden ist; und

– einen Kondensator (C, der zwischen den variablen Widerstand (RB) und eine Massespannungsquelle (GND) geschaltet ist;

– wobei der Knoten zwischen dem variablen Widerstand (RB) und dem Kondenator (C) elektrisch mit einem Taktsignal-Eingangsanschluss des Quellenstartimpuls-Generators (124) verbunden ist.
Treibervorrichtung nach Anspruch 5, bei der die Verzögerungseinrichtung (120) Folgendes aufweist:

– einen variablen Widerstand (RB), der mit einem Ausgangsanschluss der Timingsteuerung (120) zum Ausgeben des Horizontal-Synchronisiersignals (Hsync) verbunden ist; und

– einen Kondensator (C), der zwischen den variablen Widerstand (RB) und eine Massespannungsquelle (GND) geschaltet ist;

– wobei der Knoten zwischen dem variablen Widerstand (RB) und dem Kondenator (C) elektrisch mit einem Taktsignal-Eingangsanschluss des Quellenstartimpuls-Generators (124) verbunden ist.
Treibervorrichtung für ein Flüssigkristalldisplay, mit:

– einem Bildsignalprozessor (110) zum Abtrennen eines Fernsehbildsignals aus einem zusammengesetzten Bildsignal und zum Abtrennen eines zusammengesetzten Synchronisiersignals (Csync);

– einer Flüssigkristalldisplay-Tafel (130) zum Anzeigen des Fernsehbildsignals;

– einer variablen Schaltung (140) zum Erzeugen eines variablen Signals zum Einstellen eines Anzeige-Startzeitpunkts für das auf der Flüssigkristalldisplay-Tafel (130) angezeigte Fernsehbildsignal durch einen Benutzer; und

– einer Timingsteuerung (120) zum Erzeugen eines Quellenstartimpulses (SSP), der den Anzeige-Startzeitpunkt des auf der Flüssigkristalldisplay-Tafel (130) angezeigten Fernsehbildsignals unter Verwendung des variablen Signals und des zusammengesetzten Synchronisiersignals (Csync) bestimmt, wobei die variable Schaltung (140) ein Frequenzteilungs-Taktsignal (DIV) oder ein Horizontal-Synchronisiersignal (Hsync) verzögert, um das variable Signal zum Verändern des Anzeige-Startzeitpunkts zu erzeugen.
Treibervorrichtung nach Anspruch 8, ferner mit:

– einem Datentreiber (132) zum Anlegen des Fernsehbildsignals an Datenleitungen (DL) der Flüssigkristalldisplay-Tafel (130) auf eine erste Gruppe von Steuersignalen von der Timingsteuerung (120), wobei diese erste Gruppe von Steuersignalen den Quellenstartimpuls (SSP) von der Timingsteuerung (120) beinhaltet; und

– einem Gatetreiber (134) zum Ansteuern von Gateleitungen (GL) der Flüssigkristalldisplay-Tafel (130) auf eine zweite Gruppe von Steuersignalen von der Timingsteuerung (120) hin.
Treibervorrichtung nach Anspruch 8, bei der die Timingsteuerung (120) Folgendes aufweist:

– einen Frequenzteiler zum Erzeugen eines internen Taktsignals unter Verwendung des zusammengesetzten Synchronisiersignals (Csync); und

– einen Quellenstartimpuls-Generator (124) zum Erzeugen des Quellenstartimpulses (SSP) unter Verwendung des variablen Signals von der variablen Schaltung (140) und des zusammengesetzten Synchronisiersignals (Csync) vom Bildsignalprozessor (110).
Treibervorrichtung nach Anspruch 10, bei der das interne Taktsignal Folgendes beinhaltet:

– das Frequenzteilungs-Taktsignal (DIV) mit derselben Periode wie das zusammengesetzte Synchronisiersignal (Csync); und

– das Horizontal-Synchronisiersignal (Hsync), das gegenüber dem zusammengesetzten Synchronisiersignal (Csync) invertiert ist.
Treibervorrichtung nach Anspruch 11, ferner mit:

– einer PLL-Steuerschaltung (122) zum Liefern eines phasensynchronisierten Signals zum Synchronisieren der ansteigenden Flanke des Frequenzteilungs-Taktsignals (DIV) mit dem zentralen Abschnitt der Breite des zusammengesetzten Synchronisiersignals (Csync) an die Timingsteuerung (120).
Treibervorrichtung nach Anspruch 11, bei dem die variable Schaltung (140) das interne Taktsignal vom Frequenzteiler verzögert, um ein variables Signal zum Variieren des Anzeige-Startzeitpunkts zu erzeugen, und wobei sie das erzeugte variable Signal an den Quellenstartimpuls-Generator (124) liefert. Treibervorrichtung nach Anspruch 13, bei der die variable Schaltung (140) Folgendes aufweist:

– einen variablen Widerstand (RB), der mit einem Ausgangsanschluss der Timingsteuerung (120) zum Ausgeben des Frequenzteilungs-Taktsignals (DIV) verbunden ist; und

– einen Kondensator (C), der zwischen den variablen Widerstand (RB) und eine Massespannungsquelle (GND) geschaltet ist;

– wobei der Knoten zwischen dem variablen Widerstand (RB) und dem Kondenator (C) elektrisch mit einem Taktsignal-Eingangsanschluss des Quellenstartimpuls-Generators (124) verbunden ist.
Treibervorrichtung nach Anspruch 14, bei der der variable Widerstand (RB) durch einen Benutzer einstellbar ist. Treibervorrichtung nach Anspruch 13, bei der die die variable Schaltung (140) Folgendes aufweist:

– einen variablen Widerstand (RB), der mit einem Ausgangsanschluss der Timingsteuerung (120) zum Ausgeben des Horizontal-Synchronisiersignals (Hsync) verbunden ist; und

– einen Kondensator (C), der zwischen den variablen Widerstand (RB) und eine Massespannungsquelle (Gnd) geschaltet ist;

– wobei der Knoten zwischen dem variablen Widerstand (RB) und dem Kondensator (C) elektrisch mit einem Taktsignal-Eingangsanschluss des Quellenstartimpuls-Generators (124) verbunden ist.
Treibervorrichtung nach Anspruch 16, bei der der variable Widerstand (RB) durch einen Benutzer einstellbar ist. Treibervorrichtung für eine Flachbildschirm-Anzeigevorrichtung, mit:

– einem Bildsignalprozessor (110) zum Abtrennen eines Videobildsignals aus einem zusammengesetzten Bildsignal und zum Abtrennen eines zusammengesetzten Synchronisiersignals (Csync);

– einer Flüssigkristalldisplay-Tafel (130) zum Anzeigen des Videobildsignals;

– einer variablen Schaltung (140) zum Erzeugen eines variablen Signals zum Einstellen eines Anzeige-Startzeitpunkts für das auf der Flüssigkristalldisplay-Tafel (130) angezeigte Videobildsignal durch einen Benutzer; und

– einer Timingsteuerung (120) zum Erzeugen eines Quellenstartimpulses (SSP), der den Anzeige-Startzeitpunkt des auf der Flüssigkristalldisplay-Tafel (130) angezeigten Videobildsignals unter Verwendung des variablen Signals und des zusammengesetzten Synchronisiersignals (Csync) bestimmt, wobei die variable Schaltung (140) ein Frequenzteilungs-Taktsignal (DIV) oder ein Horizontal-Synchronisiersignal (Hsync) verzögert, um das variable Signal zum Verändern des Anzeige-Startzeitpunkts zu erzeugen.
Treibervorrichtung nach Anspruch 18, bei der die Timingsteuerung (120) Folgendes aufweist:

– einen Frequenzteiler zum Erzeugen eines internen Taktsignals unter Verwendung des zusammengesetzten Synchronisiersignals; und

– einen Quellenstartimpuls-Generator (124) zum Erzeugen des Quellenstartimpulses (SSP) unter Verwendung des variablen Signals von der variablen Schaltung (140) und des zusammengesetzten Synchronisiersignals (Csync) vom Bildsignalprozessor (110).
Treibervorrichtung nach Anspruch 19, bei der das interne Taktsignal Folgendes beinhaltet:

– das Frequenzteilungs-Taktsignal (DIV) mit derselben Periode wie das zusammengesetzte Synchronisiersignal (Csync); und

– das Horizontal-Synchronisiersignal (Hsync), das gegenüber dem zusammengesetzten Synchronisiersignal (Csync) invertiert ist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

  Patente PDF

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com