PatentDe  


Dokumentenidentifikation DE102004025422B4 28.04.2011
Titel Resistiver Kreuzpunktspeicher
Anmelder Samsung Electronics Co., Ltd., Suwon, Kyonggi, KR
Erfinder Perner, Frederick A., Palo Alto, Calif., US;
Smith, Kenneth Kay, Boise, Id., US
Vertreter Kuhnen & Wacker Patent- und Rechtsanwaltsbüro, 85354 Freising
DE-Anmeldedatum 24.05.2004
DE-Aktenzeichen 102004025422
Offenlegungstag 12.05.2005
Veröffentlichungstag der Patenterteilung 28.04.2011
Veröffentlichungstag im Patentblatt 28.04.2011
IPC-Hauptklasse G11C 11/15  (2006.01)  A,  F,  I,  20051017,  B,  H,  DE
IPC-Nebenklasse G11C 7/06  (2006.01)  A,  L,  I,  20051017,  B,  H,  DE
G11C 29/50  (2006.01)  A,  L,  I,  20051017,  B,  H,  DE
G11C 11/21  (2006.01)  A,  L,  I,  20051017,  B,  H,  DE

Beschreibung[de]

Ein Speichertyp, der in der Technik bekannt ist, wird als resistiver Kreuzpunktspeicher (RXPtM; RXPtM = resistive cross point memory) bezeichnet. Speicherzellen in einem RXPtM liefern Widerstandwerte, die logischen Zuständen entsprechen, wie z. B. einer logischen „0” oder einer logischen „1”. Ein beispielhafter Typ von RXPtM ist ein magnetischer Direktzugriffsspeicher (MRAM). Ein MRAM ist ein nicht-flüchtiger Speicher, der Magnetspeicherzellen umfasst.

Eine typische Magnetspeicherzelle umfasst eine Magnetfilmschicht, in der die Magnetisierung des Magnetfilms veränderlich ist und eine Magnetfilmschicht, in der die Magnetisierung in einer speziellen Richtung fest oder „festgelegt” ist. Der Magnetfilm mit der veränderlichen Magnetisierung wird als Erfassungsschicht bezeichnet, und der Magnetfilm, der festgelegt ist, wird als Referenzschicht bezeichnet.

Ein typischer Magnetspeicher umfasst ein Array von Magnetspeicherzellen. Wortleitungen erstrecken sich entlang Zeilen der Magnetspeicherzellen und Bitleitungen erstrecken sich entlang Spalten der Magnetspeicherzellen. Jede Magnetspeicherzelle ist an einer Schnittstelle einer Wortleitung und einer Bitleitung positioniert. Eine Magnetspeicherzelle wird durch Anlegen von Magnetfeldern, die die Magnetisierungsausrichtung in der Erfassungsschicht drehen, in einen logischen Zustand geschrieben. Der logische Zustand einer Magnetspeicherzelle wird durch den Widerstand durch die Speicherzelle angezeigt, der von den relativen Magnetisierungsausrichtungen in der Erfassungsschicht und der Referenzschicht abhängt.

Eine Leseschaltung wird verwendet, um den Widerstandszustand der ausgewählten Magnetspeicherzelle zu erfassen, um den logischen Zustand zu bestimmen, der in der Speicherzelle gespeichert ist. Der Widerstandszustand kann erfasst werden durch Anlegen einer Spannung an eine ausgewählte Speicherzelle und Messen eines Erfassungsstroms, der durch die Speicherzelle fließt. Der Widerstand ist proportional zu dem Erfassungsstrom.

Das Erfassen des Widerstands durch eine Speicherzelle in einem Array kann unzuverlässig sein. Die Speicherzellen in dem Array sind durch viele parallele Wege miteinander gekoppelt. Der Widerstand an einem Kreuzpunkt ist gleich dem Widerstand der Speicherzelle an diesem Kreuzpunkt parallel zu den Widerständen von Speicherzellen in den anderen Wortleitungen und Bitleitungen. Speicherzellen, die entlang der gleichen Wortleitung oder Bitleitung positioniert sind, sehen typischerweise alle ähnliche Widerstände.

Leseschaltungen werden kalibriert, um den Effekt von parasitären Widerstände zu reduzieren. Lange Leseschaltungskalibrierungszeiten können Lese- und Schreiboperationen in dem Speicher stören. Somit ist es wichtig, dass die Leseschaltung kalibriert wird, und dass die Kalibrierungszeiten relativ kurz sind.

Aus dem Artikel „Synonym Hit RAM-A 500-MHz CMOS SRAM Macro with 576-Bit Parallel Comparison and Parity Check Functions” von T. Suzuki et al., IEEE Journal of Solid State Circuits, Bd. 35, Nr. 2, Februar 2000, Seiten 163–174 (DOI 10.1109/4.823442) und aus dem Artikel ”A 1.8-ns Access, 550-MHz, 4.5-Mb CMOS SRAM” von H. Nambu et al., IEEE Journal of Solid State Circuits, Bd. 33, Nr. 11, November 1998, Seiten 1650–1658 (DOI 10.1109/4.726553) ist jeweils ein Kreuzpunktspeicher bekannt bei dem die Verzögerung zwischen einem Signal von den Speicherzellen und einem Aktivierungssignal für die Leseverstärkerschaltung mittels eines Zählers eingestellt werden kann.

Aus US 6,188,615 B1 ist ein magnetischer Direktzugriffsspeicher bekannt, bei dem ein dem Widerstand einer ausgewählten Speicherzelle entsprechender Wert in einem Zähler gespeichert wird.

Die US 6,262,625 B1 zeigt unter anderem in 7 mit der zugehörigen Beschreibung in Spalte 8 die Anwendung eines Operationsverstärkers als Direktinjektionsladungsverstärker in einem MRAM-Bauelement. Das MRAM-Bauelement enthält ein Speicherzellenfeld angeordnet in Spalten (Bitlines) und Zeilen (Wordlines), einen Ladungsverstärker, einen Erfassungsverstärker (sense amplifier) und einen Integrationskondensator. Ein Eingangssignal führt über die ausgewählte Bitline zu dem Ladungsverstärker und wird dort mit einer Teststromquelle verglichen. Das Eingangssignal enthält sowohl den Strom der ausgewählten MRAM-Speicherzelle als auch parasitäre Ströme des MRAM-Speicherfeldes. Die parasitären Ströme können beim Erfassen des Widerstandes der MRAM-Speicherzellen zu Fehlern führen. Der Integrationskondensator wird durch den Erfassungsstrom geladen. Die Ladungszeit ist teilweise abhängig von dem Widerstand der ausgewählten Speicherzelle. Der in der US 6,262,625 B1 nicht gezeigte Erfassungsverstärker (sense amplifier) nutzt die Zeit, die der Kondensator zum Laden benötigt, um den Widerstand der ausgewählten Speicherzelle zu ermitteln. Der Ladungsverstärker kontrolliert die Spannung entlang der Speicherzellen, die zur ausgewählten Bitline gebunden sind von dem Erfassungsstrom, der durch die ausgewählte Speicherzelle fließt. Wenn eine konstante Spannung an alle Speicherzellen angelegt wird, bewirken Änderungen im Widerstand keine Änderungen in dem Strom über die verbleibenden parallelen Speicherzellen und damit ist der parasitäre Strom vergleichsweise gering zu dem Erfassungsstrom. Der Strom, der in den Ladungsverstärker fließt, ist direkt proportional zu dem Widerstand der ausgewählten Speicherzellen ohne Korrekturen oder Veränderungen an der Erfassungsspannung vornehmen zu müssen.

Es ist die Aufgabe der vorliegenden Erfindung, einen resistiven Kreuzpunktspeicher mit verbesserten Charakteristika zu schaffen.

Diese Aufgabe wird durch einen Speicher gemäß Anspruch 1 gelöst. Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Ausführungsbeispiele der Erfindung sind mit Bezugnahme auf die folgenden Zeichnungen besser verständlich. Die Elemente der Zeichnungen sind nicht notwendigerweise im Maßstab zueinander. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Teile.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf beiliegende Zeichnungen näher erläutert. Es zeigen:

1 ein Diagramm, das ein beispielhaftes Ausführungsbeispiel eines Magnetspeichers gemäß der vorliegenden Erfindung darstellt;

2 ein Diagramm, das ein beispielhaftes Ausführungsbeispiel eines Arrayabschnitts darstellt;

3 ein Diagramm, das einen. Querschnitt eines beispielhaften Ausführungsbeispiels eines Arrayabschnitts darstellt;

4 ein Diagramm, das ein beispielhaftes Ausführungsbeispiel eines Erfassungsverstärkers darstellt;

5 ein Diagramm, das die Wahrscheinlichkeit darstellt, dass eine Speicherzelle einen bestimmten Widerstandswert aufweist, und fünf Kategorien für einen ersten Zählwert darstellt;

6 ein Diagramm, das ein beispielhaftes Ausführungsbeispiel eines Direktinjektionsladungsverstärkers darstellt, der eine digitale Versatzkalibrierung aufweist;

7 ein Diagramm, das ein beispielhaftes Ausführungsbeispiel einer Grobkalibrierungsschaltung darstellt;

8 ein Diagramm, das ein beispielhaftes Ausführungsbeispiel einer Feinkalibrierungsschaltung darstellt; und

9 ein Flussdiagramm, das ein beispielhaftes Verfahren zum Kalibrieren einer Leseschaltung darstellt.

1 ist ein Diagramm, das ein beispielhaftes Ausführungsbeispiel eines Magnetspeichers 20 gemäß der vorliegenden Erfindung darstellt. Der Magnetspeicher 20 liefert ein Verfahren und eine Vorrichtung zum Kalibrieren von Leseschaltungen, das/die die Zuverlässigkeit von Leseoperationen verbessert. Der Magnetspeicher 20 umfasst ein Magnetspeicherarray 22, eine Leseschaltung 24 und eine Schreibschaltung (aus Deutlichkeitsgründen nicht gezeigt). Das Magnetspeicherarray 22 umfasst Magnetspeicherzellen 26.

Die Magnetspeicherzellen 26 sind in Zeilen und Spalten angeordnet, wobei sich die Zeilen entlang einer x-Richtung erstrecken und die Spalten entlang einer y-Richtung erstrecken. Um die Darstellung zu vereinfachen, ist nur eine relativ kleine Anzahl von Magnetspeicherzellen 26 gezeigt. In der Praxis kann das Array 22 jede geeignete Größe haben und hoch parallele Betriebsweisen verwenden, wie z. B. eine 64-Bit-breite oder 128-Bit-breite Operation.

Bei dem beispielhaften Ausführungsbeispiel erstrecken sich die Wortleitungen 40a40c entlang der x-Richtung in einer Ebene auf einer Seite des Arrays 22, und die Bitleitungen 42a42c erstrecken sich entlang der y-Richtung in einer Ebene auf einer benachbarten Seite des Arrays 22. Es gibt eine Wortleitung 40a40c für jede Zeile des Arrays 22 und eine Bitleitung 42a42c für jede Spalte des Arrays 22. Eine Magnetspeicherzelle 26 ist an jeder Schnittstelle oder jedem Kreuzpunkt einer Wortleitung 40a40c und einer Bitleitung 42a42c positioniert.

Die Magnetspeicherzellen 26 sind nicht auf einen speziellen Vorrichtungstyp beschränkt. Die Magnetspeicherzellen 26 können beispielsweise spinabhängige Tunnelübergangsvorrichtungen, anisotrope magnetoresistive Vorrichtungen, riesige magnetoresistive Vorrichtungen, kollosale magnetoresistive Vorrichtungen, außerordentliche magnetoresistive Vorrichtungen oder sehr große magnetoresistive Vorrichtungen sein.

Bei dem beispielhaften Ausführungsbeispiel umfasst die Leseschaltung 24 eine Zeilendecodierschaltung 28, eine Lenk- oder Steuerschaltung 30, einen Direktinjektionsladungsverstärker 32, einen digitalen Erfassungsverstärker 34, einen Rücksetzschalter 36 und einen Integrierkondensator 38. Die Zeilendecodierschaltung 28 ist elektrisch mit den Wortleitungen 40a40c gekoppelt, und die Lenkschaltung 30 ist elektrisch mit den Bitleitungen 42a42c gekoppelt. Die Lenkschaltung ist durch den Ladungsverstärkerausgangsweg 44 elektrisch mit dem Ladungsverstärker 32 gekoppelt, und die Zeilendecodierschaltung ist bei 46 elektrisch mit Masse gekoppelt.

Der Ladungsverstärker 32 umfasst einen ersten Auf/Ab-Zähler 318 und einen zweiten Auf/Ab-Zähler 418. Der erste Auf/Ab-Zähler 318 und der zweite Auf/Ab-Zähler 418 liefern Kalibrierungswerte zum Kalibrieren der Leseschaltung. Der Ladungsverstärker 32, der Erfassungsverstärker 34, der Rücksetzschalter 36 und der Integrierkondensator 38 sind am Knoten 48 elektrisch miteinander gekoppelt. Außerdem ist der Erfassungsverstärker 34 durch den Schaltersteuerweg 50 elektrisch mit dem Gate des Rücksetzschalters 36 gekoppelt. Der Rücksetzschalter 36 ist bei 52 elektrisch mit VDD gekoppelt, und der Integrierkondensator 38 ist bei 54 elektrisch mit Masse gekoppelt.

Die Speichervorrichtung 20 umfasst ein Ausgaberegister 56 und eine Eingabe/Ausgabe-(I/O-)Anschlussfläche 58. Ein Ausgang des Erfassungsverstärkers 34 ist durch den Erfassungsverstärkerausgabeweg 60 elektrisch mit dem Ausgaberegister 56 gekoppelt. Das Ausgaberegister 56 ist durch den Ausgabeweg 62 elektrisch mit den I/O-Anschlussflächen 58 gekoppelt. Bei dem beispielhaften Ausführungsbeispiel sind nur eine Leseschaltung 24, ein Ausgaberegister 56 und eine I/O-Anschlussfläche 58 gezeigt. Bei anderen Ausführungsbeispielen kann jede geeignete Anzahl von Leseschaltungen 24, Ausgaberegistern 56 und I/O-Anschlussflächen 58 enthalten sein.

Bei dem beispielhaften Ausführungsbeispiel ist die Schreibschaltung (nicht gezeigt) elektrisch mit Wortleitungen 40a40c und Bitleitungen 42a42c gekoppelt. Die Schreibschaltung ist konfiguriert, um einen ersten Schreibstrom durch eine ausgewählte Wortleitung 40a40c in jeder Richtung zu liefern, und einen zweiten Schreibstrom durch eine ausgewählte Bitleitung 42a42c in jeder Richtung.

Während einer Schreiboperation wählt die Schreibschaltung eine Wortleitung 40a40c und eine Bitleitung 42a42c aus, um die Magnetisierungsausrichtung in der Erfassungsschicht der Speicherzelle 26, die an dem Kreuzpunkt positioniert ist, einzustellen oder zu schalten. Die Schreibschaltung liefert den ersten Schreibstrom an die ausgewählte Wortleitung 40a40c und den zweiten Schreibstrom an die ausgewählte Bitleitung 42a42c. Der erste Schreibstrom erzeugt ein Magnetfeld um die ausgewählte Wortleitung 40a40c, gemäß der Rechte-Hand-Regel, und der zweite Schreibstrom erzeugt ein Magnetfeld um die ausgewählte Bitleitung 42a42c gemäß der Rechte-Hand-Regel. Diese Magnetfelder kombinieren sich, um die Magnetisierungsausrichtung in der Erfassungsschicht der ausgewählten Speicherzelle 26 einzustellen oder zu schalten.

Die Leseschaltung 24 ist konfiguriert, um den Widerstandswert durch die Speicherzellen 26 in dem Array 22 zu erfassen und Erfassungsergebnisse, wie z. B. Zählwerte, zu liefern, die den erfassten Widerstandswerten entsprechen. Bei dem beispielhaften Ausführungsbeispiel umfasst die Zeilendecodierschaltung 28 Schalter zum Auswählen einer Wortleitung 40a40c und elektrischen Koppeln der ausgewählten Wortleitung 40a40c mit Masse. Die Lenkschaltung 30 umfasst Schalter zum Auswählen einer Bitleitung 42a42c und elektrischen Koppeln der ausgewählten Bitleitung 42a42c mit dem Ladungsverstärker 32. Der Ladungsverstärker 32 liefert eine konstante Spannung an die ausgewählte Bitleitung 42a42c. Ein Erfassungsstrom fließt durch die ausgewählte Bitleitung 42a42c und die ausgewählte Speicherzelle 26 zu der ausgewählten Wortleitung 40a40c und Masse. Der Erfassungsstrom, der durch die ausgewählte Speicherzelle 26 fließt, entspricht dem Widerstand durch die ausgewählte Speicherzelle 26.

Der Kondensator 38 ist durch den Rücksetzschalter 36 zu der Zuführspannung VDD geladen. Der Kondensator 38 liefert den Erfassungsstrom durch den Ladungsverstärker 32 an die ausgewählte Speicherzelle 26. Bei dem beispielhaften Ausführungsbeispiel ist der Rücksetzschalter 36 ein p-Typ-Metalloxidhalbleiter(PMOS)-Transistor. Bei anderen Ausführungsbeispielen kann der Rücksetzschalter 36 Kombinationen von Transistoren oder einen anderen Transistortyp umfassen, wie z. B. einen n-Typ-Metalloxidhalbleiter (NMOS).

Der digitale Erfassungsverstärker 34 steuert den Rücksetzschalter 36, vergleicht die Spannung an dem Knoten 48 mit einer Bezugsspannung, liefert ein Erfassungsergebnis und liefert ein Ausgangssignal an das Ausgaberegister 56. Um eine Erfassungsoperation zu beginnen, schaltet der Erfassungsverstärker 34 den Rücksetzschalter 36 ein, um den Kondensator 38 zu der Zuführspannung VDD zu laden. Der Erfassungsverstärker 34 öffnet den Rücksetzschalter 36 und vergleicht die Spannung an dem Knoten 48 mit einer Bezugsspannung. Die Spannung an dem Knoten 48 verringert sich mit einer Rate, die proportional zu dem Erfassungsstrom und dem Widerstand durch die ausgewählte Speicherzelle 26 ist. Der Erfassungsverstärker 34 umfasst einen Zähler, der zählt, bis sich die Spannung an dem Knoten 48 auf die Bezugsspannung verringert hat. Der resultierende Zählwert entspricht dem Widerstand der ausgewählten Speicherzelle 26.

Bei dem beispielhaften Ausführungsbeispiel liefert der Direktinjektionsladungsverstärker 32 einen Strom an die ausgewählte Speicherzelle 26, während ein Potential auf den nicht-ausgewählten Speicherzellen 26 der ausgewählten Bitleitung 42a42c beibehalten wird. Dieses Potential ist gleich dem Potential, das an nicht-ausgewählte Zeilen und Spalten des Arrays 22 angelegt wird. Während der Ladungsverstärker 32 eine feste Spannung an die ausgewählte Bitleitung 42a42c anlegt, wird ein resultierenden konstanter Erfassungsstrom an die ausgewählte Speicherzelle 26 angelegt. Der digitale Erfassungsverstärker 34 misst die Signalintegrationszeit. Die Signalintegrationszeit ist teilweise eine Funktion des Widerstands der ausgewählten Speicherzelle 26, die entweder in einem ersten Zustand R oder einem zweiten Zustand R + &Dgr;R ist. Der digitale Erfassungsverstärker 34 kann den Widerstandszustand der Speicherzelle 26 und daher den logischen Wert, der in der Speicherzelle 26 gespeichert ist, durch Vergleichen der Signalintegrationszeit mit einem oder mehreren Schwellenwerten bestimmen. Ein Ausgangssignal des digitalen Erfassungsverstärkers 34 wird an ein Ausgaberegister DOUT geliefert, das wiederum mit einer I/O-Anschlussfläche 58 des Magnetspeichers 20 gekoppelt ist.

Bei dem beispielhaften Ausführungsbeispiel umfasst jede Lenkschaltung 30 einen Satz von Schaltern, die jede Bitleitung 42a42c entweder mit einer konstanten Spannungsquelle oder einem Ladungsverstärker 32 verbinden. Jede Lenkschaltung 30 wählt nur einen Schalter zum Verbinden der ausgewählten Bitleitung 42a42c mit dem Ladungsverstärker 32 aus. Alle anderen (nicht gewählten) Bitleitungen 42a42c sind mit der konstanten Spannungsquelle verbunden. Bei einem Ausführungsbeispiel wird die konstante Spannungsquelle von einer externen Schaltung geliefert.

Während einer Leseoperation wählt die Zeilendecodierschaltung 28 eine Wortleitung 40a40c aus, und die Lenkschaltung 30 wählt eine Bitleitung 42a42c aus. Der Erfassungsverstärker 34 schaltet den Rücksetzschalter 36 ein, um den Kondensator 38 zu VDD zu laden. Der Erfassungsverstärker 34 öffnet den Rücksetzschalter 36 und liefert ein Taktsignal an einen Zähler. Der Ladungsverstärker 32 liefert eine konstante Spannung über die ausgewählte Speicherzelle 26 und einen Erfassungsstrom durch die ausgewählte Speicherzelle 26. Der Erfassungsstrom wird durch den Kondensator 38 durch den Ladungsverstärker 32 an die ausgewählte Speicherzelle 26 geliefert. Der Erfassungsverstärker 34 vergleicht die Spannung an dem Knoten 48 mit einer Schwellenwertspannung und stoppt das Liefern des Taktsignals an den Zähler, wenn die Spannung an dem Knoten 48 eine Schwellenwertspannung erreicht. Der resultierende Zählwert wird mit den Schwellenwerten verglichen, um den logischen Zustand der ausgewählten Speicherzelle zu erhalten, und um zu bestimmen, ob die Leseschaltung 24 kalibriert werden muss. Falls der resultierende Zählwert die Schwellenwerte überschreitet, wird eine vollständige Kalibrierung, die als große Kalibrierung bezeichnet wird, oder eine Verbesserungskalibrierung (tune-up Kalibrierung), die als kleine Kalibrierung bezeichnet wird, durchgeführt, um den Ladungsverstärker zu kalibrieren.

Die große Kalibrierung stellt den Zählwert in dem ersten Auf/Ab-Zähler 318 und dem zweiten Auf/Ab-Zähler 418 ein. Während einer großen Kalibrierung wird der erste Auf/Ab-Zähler 318 eingestellt, um die grobe Kalibrierung des Ladungsverstärkers 32 zu ändern, und der zweite Auf/Ab-Zähler 418 wird eingestellt, um die feine Kalibrierung des Ladungsverstärkers 32 zu ändern. Eine kleine Kalibrierung stellt den Zählwert in dem zweiten Auf/Ab-Zähler 418 ein. Während einer kleine Kalibrierung wird der zweite Auf/Ab-Zähler 418 eingestellt, um die feine Kalibrierung des Ladungsverstärkers 32 zu ändern.

2 ist ein Diagramm, das ein beispielhaftes Ausführungsbeispiel eines Arrayabschnitts darstellt, der bei 70 angezeigt ist. Der Arrayabschnitt 70 umfasst die Wortleitung 40a, eine Speicherzelle 26 und eine Bitleitung 42a. Die Speicherzelle 26 ist zwischen der Wortleitung 40a und der Bitleitung 42a positioniert. Bei dem beispielhaften Ausführungsbeispiel sind die Wortleitung 40a und die Bitleitung 42a orthogonal zueinander. Bei anderen Ausführungsbeispielen können die Wortleitung 40a und die Bitleitung 42a in anderen geeigneten Winkelbeziehungen zueinander liegen.

Bei dem beispielhaften Ausführungsbeispiel sind die Wortleitung 40a und die Bitleitung 42a elektrisch mit der Leseschaltung 24 und der Schreibschaltung gekoppelt. Die Schreibschaltung liefert Schreibströme an die Wortleitung 40a und die Bitleitung 42a zum Erzeugen von Magnetfeldern gemäß der Rechte-Hand-Regel um die Wortleitung 40a und die Bitleitung 42a und in der Speicherzelle 26. Die Magnetfelder kombinieren sich, um den Zustand der Speicherzelle 26 einzustellen oder zu schalten.

3 ist ein Diagramm, das einen Querschnitt des beispielhaften Ausführungsbeispiels des Arrayabschnitts 70 darstellt. Der Arrayabschnitt 70 umfasst eine Speicherzelle 26, die zwischen der Wortleitung 40a und der Bitleitung 42a positioniert ist. Die Speicherzelle 26 umfasst eine Erfassungsschicht 72, eine Abstandshalterschicht 74 und eine Referenzschicht 76. Die Abstandhalterschicht 74 ist zwischen der Erfassungsschicht 72 und der Referenzschicht 76 positioniert. Die Erfassungsschicht 72 ist nahe zu der Wortleitung 40a positioniert, und die Referenzschicht 76 ist nahe zu der Bitleitung 42a positioniert. Die Erfassungsschicht 72 hat eine veränderliche Magnetisierungsausrichtung und die Referenzschicht 76 hat eine festgelegte Magnetisierungsausrichtung.

Bei dem beispielhaften Ausführungsbeispiel ist die Speicherzelle 26 eine MTJ-Spintunnelvorrichtung, wobei die Abstandhalterschicht 74 eine isolierende Barriereschicht ist, durch die eine elektrische Ladung während Leseoperationen tunnelt. Elektrische Ladung, die durch die Abstandhalterschicht 74 tunnelt, tritt ansprechend auf eine Spannung auf, die über die Speicherzelle 26 angelegt wird. Bei einem alternativen Ausführungsbeispiel kann eine GMR-Struktur für die Speicherzelle 26 verwendet werden, wobei die Abstandhalterschicht 74 ein Leiter ist, wie z. B. Kupfer.

4 ist ein Diagramm, das ein beispielhaftes Ausführungsbeispiel eines Erfassungsverstärkers 34 während einer Leseoperation einer ausgewählten Speicherzelle darstellt, und es durch einen Widerstand bei 26 dargestellt ist. Der Erfassungsverstärker 34 liefert ein Steuersignal durch den Schaltersteuerweg 50, um den Rücksetzschalter 36 ein (leitend) oder aus (nicht leitend) zu schalten. Wenn der Rücksetzschalter 36 aktiviert ist, wird eine Zuführspannung VDD an den Integrierkondensator 38 angelegt. Der Integrierkondensator 38 wird geladen, wenn ein erster Strom einem ersten Weg 21 durch den Rücksetzschalter 36 und die ausgewählte Speicherzelle 26 folgt. Nachdem der Rücksetzschalter 36 ausgeschaltet ist, wird ein zweiter Strom, der den Erfassungsstrom Is umfasst, von dem Integrierkondensator 38 geliefert. Der zweite Strom folgt einem zweiten Weg 22 und umfasst den Erfassungsstrom Is durch die ausgewählte Speicherzelle 26 und jegliche parasitäre Ströme Ip von dem Array 22. Die parasitären Ströme Ip von dem Array 22 können entstehen, weil die Erfassungsspannung Vs', die an die ausgewählte Speicherzelle 26 angelegt ist, nicht genau gleich zu der angelegen Arrayspannung Vs ist. So lange die Integratorspannung Vintg an dem Knoten 48 höher ist als die Spannung über der ausgewählten Speicherzelle 26, wirkt der Kondensator 38 als ein linearer Integrator.

Bei dem beispielhaften Ausführungsbeispiel steuert der Direktinjektionsladungsverstärker 32 eine Erfassungsspannung Vs' über die ausgewählte Speicherzelle 26. Die Erfassungsspannung Vs ist unabhängig vom zweiten Strom. Eine konstante Spannung Vs wird an die nicht gewählten Wortleitungen 40a40c und die Bitleitungen 42a42c angelegt, was dazu führt, dass eine Spannung mit gleichem Potential über die Speicherzellen 26' angelegt wird. Die Spannung mit gleichem Potential führt zu parasitären Strömen Ip, die im wesentlichen geringer sind als der Erfassungsstrom Is. Der Direktinjektionsladungsverstärker 32 behält die Spannung Vs' über der ausgewählten Speicherzelle 26 bei einem Wert gleich Vs bei, und daher sind die Spannung Vs–Vs' über nichtgewählten Speicherzellen 26' und daher die parasitären Ströme Ip minimiert. Der Strom, der durch den Direktinjektionsladungsverstärker 32 fließt, ist direkt proportional zu dem Widerstand der ausgewählten Speicherzelle 26, ohne dass Korrekturen oder Einstellungen für Variationen bei der Erfassungsspannung Vs' durchgeführt werden müssen. Der direkte Injektionsladungsverstärker 32 umfasst einen Negativrückkopplungsverstärker mit hohem Gewinn zum Steuern der ausgewählten Bitleitungsspannung Vs' auf einen eingestellten Wert und zum Minimieren der Varianz der Erfassungsspannung Vs' über einen großen Bereich von Erfassungsströmen.

Der Widerstandswert der Speicherzelle 26 und der Kapazitätswert des Integrierkondensators 38 bestimmen, wie schnell der Kondensator 38 entladen wird, nachdem der Rücksetzschalter 36 geöffnet wird. Der Kondensator 38 entlädt sich schneller, wenn die Speicherzelle 26 einen Widerstandswert von R aufweist, im Vergleich dazu, wenn die Speicherzelle 26 einen Widerstand von R + &Dgr;R aufweist.

Der Erfassungsverstärker 34 umfasst eine Erfassungsverstärkersteuerung 100, einen N-Bit-Zähler 102, ein Voreinstellungsregister 104, eine Schwellenwertvergleichslogik 106, einen Komparator 108, einen Takt 110 und ein Taktgatter 112. Die Erfassungsverstärkersteuerung 100 ist in elektrischer Kommunikation mit der Schwellenwertvergleichslogik 106 und dem Voreinstellungsregister 104, und ist durch den Zählerbus 101 elektrisch mit dem N-Bitzähler 102 gekoppelt. Außerdem ist die Erfassungsverstärkersteuerung 100 durch den Gatesteuerweg 103 elektrisch mit dem Taktgatter 112, und durch den Schaltersteuerweg 50 mit dem Gate des Rücksetzschalters 36 gekoppelt. Der N-Bit-Zähler 102 ist durch den Schwellenwertvergleichsbus 107 elektrisch mit der Schwellenwertvergleichslogik 106 und durch den voreingestellten Registerbus 109 mit dem Voreinstellungsregister zum Übertragen von Zählwerten gekoppelt. Außerdem ist der N-Bit-Zähler durch den Gateausgabeweg 105 zum Empfangen eines durchgeschalteten Taktsignals elektrisch mit dem Taktgatter 112 gekoppelt. Der Takt 110 ist durch den Taktausgangsweg 111 elektrisch mit dem Taktgatter 112 gekoppelt, und der Komparator 108 ist durch den Komparatorausgangsweg 130 elektrisch mit dem Taktgatter 112 gekoppelt, zum Durchschalten des Taktsignals.

Ein Drain-Source-Weg durch den Rücksetzschalter 36 ist elektrisch mit VDD und dem Knoten 48 gekoppelt. Der Knoten 48 ist elektrisch mit dem Komparator 108 des Erfassungsverstärkers 34 gekoppelt. Außerdem ist der Knoten 48 elektrisch mit dem Direktinjektionsladungsverstärker 32 und dem Kondensator 38 gekoppelt, der bei 54 mit Masse gekoppelt ist. Der Ladungsverstärker 32 ist durch den Ladungsverstärkerausgangsweg 44 und die Lenkschaltung 30 (in 4 nicht gezeigt) elektrisch mit der Speicherzelle 26 gekoppelt.

Der Erfassungsverstärker 34 misst die Integrationszeit zum Bestimmen des Widerstandszustands der ausgewählten Speicherzelle 26 und daher des Logikwerts, der in der ausgewählten Speicherzelle 26 gespeichert ist. Der Komparator 108 ist zum Vergleichen der Kondensatorspannung Vintg mit einer Gleichsignalbezugsspannung Vref. Der Takt 110 bewirkt, dass der Zähler 102 einen Zählerwert bei der Taktfrequenz inkrementiert. Falls der Takt 110 begonnen wird, wenn der Rücksetzschalter 36 ausgeschaltet wird, und der Takt 110 angehalten wird, wenn die Kondensatorspannung Vingt gleich der Bezugsspannung Vref ist, zeigt der Zählerwert, der in dem Zähler 102 gespeichert ist, die Zeitdauer an, die die Spannung Vintg auf dem Integrierkondensator 38 benötigt, um auf die Bezugsspannung Vref abzufallen.

Das N-Bit-Voreinstellungsregister 104 kann die Inhalte des Zählers 102 vorübergehend speichern und die Inhalte des Voreinstellungsregisters 104 in den Zähler 102 laden. Das Voreinstellungsregister 104 kann auch durch die Steuerung 100 mit spezifischen Werten geladen werden, wie z. B. für die Initialisierung oder für eine Zweierkomplementaddition. Bei anderen Ausführungsbeispielen können spezifische Werte durch die I/O-Anschlussflächen des Magnetspeichers 20 geliefert werden.

Die Steuerung 100 steuert den Rücksetzschalter 36, den Zähler 102, das Gate 112, das Voreinstellungsregister 104 und die Schwellenwertvergleichslogik 106. Unter der Steuerung der Steuerung 100 arbeitet die Leseschaltung 24 in unterschiedlichen Modi, die Leseoperationen und Messungen von Kalibrierungswerten umfassen. Bei anderen Ausführungsbeispielen können unterschiedliche Modi durch die I/O-Anschlussflächen des Magnetspeichers 20 ausgewählt werden.

Bevor eine Leseoperation durchgeführt wird, wird das Negativ eines Schwellenwerts in den Zähler 102 vorgeladen. Nach der Leseoperation stellt das höchstwertigste Bit des Zählerwerts den Logikwert dar, der in der ausgewählten Speicherzelle 26 gespeichert ist. Ein Ausgang DOUT des höchstwertigsten Bits des Zählers 104 ist mit dem Register 56 gekoppelt.

Bei einem weiteren Ausführungsbeispiel wird der Zähler 102 auf einen Wert von 0 initialisiert, bevor die Leseoperation durchgeführt wird. Nach der Leseoperation wird die Größe des Zählwerts mit Schwellenwerten verglichen, die eine logische „0” und eine logische „1” darstellen, um den Logikwert zu bestimmen, der in der ausgewählten Speicherzelle 26 gespeichert ist. Ein Ausgang DOUT, der den logischen Wert darstellt, ist mit dem Register 56 gekoppelt.

Eine Leseoperation kann durch Durchführen einer einzigen Erfassungsoperation oder durch Durchführen mehrerer Erfassungs- und Schreiboperationen durchgeführt werden. Bei dem beispielhaften Ausführungsbeispiel wird eine Leseoperation durchgeführt, um einen Erfassungsergebniskalibrierungswert zu erhalten. Der Kalibrierungswert entspricht dem Zählerwert, der in dem Zähler 102 gespeichert ist, nachdem eine Erfassungsoperation durchgeführt wird. Der Kalibrierungswert entspricht der Zeitdauer, die die Spannung Vintg auf dem Integrierkondensator 38 benötigt, um auf die Bezugsspannung Vref abzufallen.

Die Schwellenwertvergleichslogik 106 speichert maximale Schwellenwerte und minimale Schwellenwerte. Eine große Fehlerkalibrierung der Leseschaltung wird durchgeführt, falls ein Kalibrierungswert außerhalb der maximalen Schwellenwerte liegt. Eine kleine Fehlerkalibrierung der Leseschaltung 24 wird durchgeführt, falls der Kalibrierungswert zwischen maximalen und minimalen Schwellenwerten liegt.

Die maximalen Schwellenwerte umfassen einen maximalen oberen Schwellenwert und einen maximalen unteren Schwellenwert. Eine große Fehlerkalibrierung der Leseschaltung wird durchgeführt, falls der Kalibrierungswert größer ist als der maximale obere Schwellenwert oder kleiner als der maximale untere Schwellenwert.

Die minimalen Schwellenwerte umfassen einen minimalen oberen Schwellenwert und einen minimalen unteren Schwellenwert. Eine kleine Fehlerkalibrierung der Leseschaltung wird durchgeführt, falls der Kalibrierungswert gleich oder größer ist als der maximale untere Schwellenwert und geringer als der minimale untere Schwellenwert oder größer ist als der minimale obere Schwellenwert und gleich oder geringer als der maximale obere Schwellenwert.

Die große Fehlerkalibrierung und die kleine Fehlerkalibrierung optimieren die Leistungsfähigkeit der Komponenten oder passen dieselben an, die mit ausgewählten oder nicht ausgewählten Zeilen oder Spalten gekoppelt sind, und die die Leseleistungsfähigkeit der Leseschaltung 24 nachteilig beeinträchtigen können. Bei dem beispielhaften Ausführungsbeispiel korrigieren die große Fehlerkalibrierung und die kleine Fehlerkalibrierung unbeabsichtigten Leckstrom, der sich aus nicht ausgewählten Zeilen 40a40c ergibt, die mit ausgewählten Spalten 42a42c gekoppelt sind, wobei die nicht-ausgewählten Zeilen mit nicht-ausgewählten Komponenten gekoppelt sind, wie z. B. Speicherzellen 26, die Leckstromwege liefern können.

Bei einem beispielhaften Ausführungsbeispiel sind die Schaltungsparameter des Magnetspeichers 20 abgemessen, um einen Stromerfassungsbereich von 200 nA bis 500 nA, eine Leistungszuführspannung VDD von 3,3 V, eine Bezugsspannung von Vref von 1,0 V, einen Takt 110 mit einer Taktfrequenz von 100 MHz und einen Zähler 102, der 9 Bit breit ist, unterzubringen. Der minimale Gleichsignalerfassungsstrom von 200 nA bestimmt die Kapazität C des Kondensators 38 für eine 2,3 V Hub (VDD-Vref) in 512 Pegeln, wobei jeder Takttick gleich 10 ns ist. Ein Erfassungsstrom Is von 400 nA stellt eine Referenzlogik „1” dar, und ein Erfassungsstrom Is von 350 nA stellt eine Referenzlogik „0” dar. Die Erfassungsstromwerte entsprechen einem Zählerwert (CNT), der von der Frequenz des Takts 110, dem Spannungshub (VDD-Vref) und dem Kapazitätswert des Kondensators 38 abhängt. Bei dem beispielhaften Ausführungsbeispiel entspricht eine Referenzlogik „1” 255 Zählerticks, und eine Referenzlogik „0” entspricht 292 Zählerticks. Ein Mittelpunktzählerwert entspricht ungefähr 273 Zählerticks.

Der maximale untere Schwellenwert, der minimale untere Schwellenwert, der minimale obere Schwellenwert und der maximale obere Schwellenwert entsprechen Zählerwerten, die in der Schwellenwertvergleichslogik 106 gespeichert sind. Bei dem beispielhaften Ausführungsbeispiel werden minimale Schwellenwerte unter Verwendung von etwa 2% des Zählerwertmittelpunkts zwischen einer logischen „0” und einer logischen „1” (z. B. fünf Zählerticks) berechnet, und maximale Schwellenwerte werden unter Verwendung von etwa 10% des Zählerwertmittelpunkts (z. B. 27 Zählerticks) berechnet.

Bei einem Beispiel, das die Kalibrierung der Leseschaltung 24 darstellt, während eine logische „0” gelesen wird, wird eine große Fehlerkalibrierung der Leseschaltung 24 durchgeführt, falls der Kalibrierungswert größer ist als ein maximaler oberer Schwellenwert von 319 Zählerticks oder geringer als ein maximaler unterer Schwellenwert von 265 Zählerticks. Die kleine Fehlerkalibrierung der Leseschaltung für eine gelesene logische „0” wird durchgeführt, falls der Kalibrierungswert gleich oder größer als ein maximaler unterer Schwellenwert von 265 Zählerticks ist, und geringer als ein minimaler unterer Schwellenwert von 287 Zählerticks ist, oder größer als ein minimaler oberer Schwellenwert von 297 Zählerticks ist und gleich oder geringer als ein maximaler oberer Schwellenwert von 319 Zählerticks ist. Die große Fehlerkalibrierung und die kleine Fehlerkalibrierung werden nicht durchgeführt, und die gelesene „0” ist gültig, falls der Kalibrierungswert gleich oder größer als 287 Zählerticks und gleich oder geringer als 297 Zählerticks ist. Bei einem anderen Beispiel kann die Kalibrierung der Leseschaltung 24 durchgeführt werden, während eine logische „1” gelesen wird.

Bei anderen Ausführungsbeispielen können andere geeignete Werte für einen gültigen Lesevorgang und für den maximalen unteren Schwellenwert, den minimalen unteren Schwellenwert, den minimalen oberen Schwellenwert und den maximalen oberen Schwellenwert verwendet werden. Außerdem können bei anderen Ausführungsbeispielen die Werte für einen gültigen Lesevorgang und für den maximalen unteren Schwellenwert, den minimalen unteren Schwellenwert, den minimalen oberen Schwellenwert und den maximalen oberen Schwellenwert durch die I/O-Anschlussflächen des Magnetspeichers 20 an die Steuerung 100 und die Schwellenwertlogik 106 geliefert werden.

Ein Erfassungsverstärker des hierin beschriebenen Typs ist in dem US-Patent Nr. 6,188,615 an Perner u. a., erteilt am 13. Februar 2001 mit dem Titel „MRAM Device Including Digital Sense Amplifiers” offenbart.

5 ist ein Diagramm für ein weiteres Ausführungsbeispiel, das die Wahrscheinlichkeit (p) darstellt, dass eine Speicherzelle 26 einen bestimmten Widerstandswert aufweist, und fünf Kategorien für einen ersten resultierenden Zählwert darstellt. Das Diagramm stellt die Wahrscheinlichkeit (p) dar, dass eine spezielle Speicherzelle 26 einen bestimmten Widerstandswert aufweist, nachdem dieselbe in einem niedrigen resistiven Zustand bei 150 und einem hohen resistiven Zustand bei 152 beschrieben wurde. Der Widerstand ist zwischen 0 und 100% der Widerstandswertabtastwerte aufgezeichnet. Die Widerstandsskala ist in fünf Regionen unterteilt, die die die fünf Kategorien für einen ersten Zählwert sind.

In der Kategorie 154 ist der Widerstandswert sehr niedrig und die Kategorie 154 stellt eine kurzgeschlossene Speicherzelle 26 dar. Der Erfassungsverstärker 34 steuert die Speichervorrichtung 20 zum unmittelbaren Kalibrieren der Leseschaltung 24 in einer großen Kalibrierung. Nach der Kalibrierung wird die ausgewählte Speicherzelle 26 erneut erfasst. In dem Fall, dass eine kurze Kategorie 154 n mal angezeigt wird (z. B. eine definierte Anzahl von Malen) setzt der Erfassungsverstärker 34 ein Flag, das anzeigt, dass die ausgewählte Speicherzelle 26 ein Kurzschluss ist.

In der Kategorie 156 ist der Widerstandswert größer als der Widerstandswert der kurzgeschlossenen Speicherzelle 26. Der Widerstandswert ist jedoch nicht groß genug, um in eine Keine-Kalibrierung-Region 158 eingestuft zu werden. Die Kategorie 156 stellt eine Kleine-Kalibrierung- oder eine Verbesserungskalibrierung-Region dar. Der Erfassungsverstärker 34 steuert die Speichervorrichtung 20 zum unmittelbaren Kalibrieren der Leseschaltung 24 in einer Verbesserungskalibrierung. Die Speichervorrichtung 20 verwendet das Erfassungsergebnis und fährt unter Verwendung des Erfassungsergebnisses mit der Leseoperation fort.

Die Kategorie 158 stellt Widerstandswerte dar, die anzeigen, dass keine Kalibrierung benötigt wird. Die Kategorie 158 ist eine Keine-Kalibrierung-Region, die die niedrigen und hohen Widerstandszustände umfasst. Die Speichervorrichtung 20 fährt unter Verwendung des Erfassungsergebnisses mit der Leseoperation fort.

In der Kategorie 160 ist der Widerstandswert kleiner als der Widerstandswert einer offenen Speicherzelle 26. Der Widerstandswert ist jedoch nicht klein genug, um in die Keine-Kalibrierung-Region 158 eingestuft zu werden. Die Kategorie 160 stellt eine Kleine-Kalibrierung-Region dar. Der Erfassungsverstärker 34 steuert die Speichervorrichtung 20 zum unmittelbaren Kalibrieren der Leseschaltung 24 in einer Verbesserungskalibrierung. Die Speichervorrichtung 20 fährt unter Verwendung des Erfassungsergebnisses mit der Leseoperation fort.

In der Kategorie 162 ist der Widerstandswert sehr hoch und die Kategorie 162 stellt eine offene Speicherzelle 26 dar. Der Erfassungsverstärker 34 steuert die Speichervorrichtung 20 zum unmittelbaren Kalibrieren der Leseschaltung 24 in einer großen Kalibrierung. Nach der Kalibrierung wird die ausgewählte Speicherzelle 26 erneut erfasst. In dem Fall, dass eine offene Kategorie 162n mal angezeigt wird, setzt der Erfassungsverstärker 34 ein Flag, das anzeigt, dass der erfasste Widerstandswert ein offener ist.

Bei diesem Ausführungsbeispiel umfasst die Schwellenwertvergleichslogik 106 Schwellenwerte zum Unterscheiden zwischen den fünf Kategorien von Widerstandswerten, die durch die Speicherzelle 26 erfasst werden. Bei einem Ausführungsbeispiel werden die Schwellenwerte von einem repräsentativen Beispiel der Speicherzellen 26 in der Speichervorrichtung 20 berechnet. Ausgewählte Speicherzellen 26 werden in dem niedrigen Widerstandszustand und dem hohen Widerstandszustand erfasst. Die erfassten Widerstandswerte werden unter Verwendung vorbestimmter Kriterien, wie z. B. Standardabweichungen, in fünf Kategorien unterteilt, um die Grenzen zwischen den fünf Kategorien zu bestimmen. Die berechneten Schwellenwerte werden in der Schwellenwertvergleichslogik 106 gespeichert, zum Einstufen eines ersten Zählwerts in eine der fünf Regionen.

6 ist ein Diagramm, das ein beispielhaftes Ausführungsbeispiel eines Direktinjektionsladungsverstärkers 32 darstellt. Der Ladungsverstärker 32 umfasst einen PMOS-Differenzverstärker, eine Grobkalibrierungsschaltung 202 und eine Feinkalibrierungsschaltung 204. Der PMOS-Differenzverstärker umfasst einen ersten, zweiten und dritten PMOS-Transistor 206a, 206b und 206e und einen ersten und zweiten NMOS-Transistor 206c und 206d, die einen gesteuerten Stromweg liefern. Die PMOS-Transistoren 206a und 206b sind in isolierten n-Typ-Wannen in einem Substrat angeordnet, das es ermöglicht, dass die Substratvorspannung des ersten und zweiten PMOS-Transistors 206a und 206b gesteuert wird. Pfeile, die sich durch die Gates der PMOS-Transistoren 206a und 206b erstrecken, stellen schematisch die Verbindungen zu den isolierten Wannen dar. Das Substrat wird von den NMOS-Transistoren 206c und 206d gemeinsam genutzt.

Dem Differenzverstärker folgt eine Zweite-Stufe-Verstärkerschaltung, die zwei Transistoren 208a und 208b umfasst, zum Verstärken des Gewinns zum Steuern eines Ausgangssignals unter Verwendung einer Rückkopplungsschleife. Die Rückkopplungsschleife umfasst Zweite-Stufe-Transistoren 208a und 208b, gefolgt von einem Stromquellentransistor 210 und einem ersten PMOS-Transistor 206a. Die Zweite-Stufe-Transistoren 208a und 208b liefern ein Steuersignal an das Gate des Stromquellentransistors 210. Ein Rückkopplungssignal wird durch den Stromquellentransistor 210 an den ersten PMOS-Transistor 206a geliefert.

Geschlossene-Schleife-Stabilität kann ein Thema sein als Folge des Arbeitens mit einem Hochgewinnverstärker. Frequenzkompensationskomponenten umfassen eine Widerstandsschaltung 212 und eine Kondensatorschaltung 214, die die Stabilität der Zweite-Stufe-Transistoren 208a und 208b steuern. Die Widerstandsschaltung 212 und die Kondensatorschaltung 214 reduzieren den Hochfrequenzgewinn der Zweite-Stufe-Transistoren 208a und 208b, um dadurch zu verhindern, dass der Geschlossene-Schleife-Betriebsverstärker instabil ist.

Der Stromquellentransistor 210 umfasst ein Gate, das mit Zweite-Stufe-Transistoren 208a und 208b und der Kondensatorschaltung 215 gekoppelt ist. Ein Drain-zu-Source-Weg durch den Stromquellentransistor 210 ist durch den Ladungsverstärkerausgangsweg 44 elektrisch mit dem Gate des ersten PMOS-Transistors 206a gekoppelt. Der Drain-zu-Source-Weg durch den Stromquellentransistor 210 ist auch elektrisch mit dem Knoten 48 der Speichervorrichtung 20 gekoppelt.

Beim normalen Betrieb wird eine Zuführspannung VDD an den dritten PMOS-Transistor 206e und den Zweite-Stufe-Transistor 208a geliefert. Eine Vorspannung wird an das Gate des dritten PMOS-Transistors 206e angelegt, und eine Erfassungsspannung Vs wird an das Gate des zweiten PMOS-Transistors 206b geliefert. Der Ladungsverstärker 32 arbeitet, um die Erfassungsspannung Vs auf dem Ladungsverstärkerausgangsweg 44 beizubehalten, aufgrund des virtuellen Kurzschlusses über den Eingängen des Differenzverstärkers zwischen dem Gate des ersten PMOS-Transistors 206a und dem Gate des zweiten PMOS-Transistors 206b. Der Ladungsverstärkerausgangsweg 44 ist elektrisch mit einer ausgewählten Speicherzelle 26 gekoppelt.

Der Kondensator 38 (4) ist elektrisch mit dem Knoten 48 gekoppelt und liefert einen Erfassungsstrom durch den Stromquellentransistor 210 an den Ladungsverstärkerausgangsweg 44 und die ausgewählte Speicherzelle 26. Der Ladungsverstärker 32 erfasst und steuert die Spannung auf dem Ladungsverstärkerausgangsweg 44 durch Einstellen des Stroms durch den Stromquellentransistor 210 und Konstanthalten des Stroms durch den Stromquellentransistor 210 für eine Zeitdauer. Der Erfassungsstrom fließt durch den Stromquellentransistor 210 und die ausgewählte Speicherzelle 26, um den Kondensator 38 zu entladen. Der Erfassungsverstärker 34 erfasst und vergleicht die Spannung an dem Knoten 48 mit einer Bezugsspannung, um ein Erfassungsergebnis zu erhalten.

Die Grobkalibrierungsschaltung 202 führt eine Grobversatzkorrektur durch. Die Grobkalibrierungsschaltung 202 führt die Grobversatzkorrektur durch Anlegen einer Substratvorspannung Vcc+ und Vcc– an die isolierten Wannen des ersten und zweiten PMOS-Transistors 206a und 206b durch. Der Pegel der Substratvorspannung Vcc+ und Vcc– wird gemäß einem ersten Auf/Ab-Zählerwert in der Grobkalibrierungsschaltung 202 eingestellt. Bei einem Ausführungsbeispiel ist der erste Auf/Ab-Zähler ein Auf/Ab-Ripple-Zähler. Die Empfindlichkeit der Versatzspannung gegenüber den Substratvorspannungsschwankungen kann ziemlich groß sein. Daher ist das Anlegen der Substratvorspannung Vcc+ und Vcc– gut geeignet, um Grobkorrekturen an der Versatzspannung durchzuführen.

Die Feinkalibrierungsschaltung 204 führt eine Feinversatzkorrektur durch. Die Feinversatzkorrektur wird durchgeführt durch Einstellen von Impedanzen der Transistoren 206a206e in dem Differenzverstärker. Der Betrag der Impedanzeinstellung wird durch einen zweiten Auf/Ab-Zählerwert in der Feinkalibrierungsschaltung 204 bestimmt. Bei einem Ausführungsbeispiel ist der zweite Auf/Ab-Zähler ein Auf/Ab-Ripple-Zähler.

7 ist ein Diagramm, das ein Ausführungsbeispiel einer Grobkalibrierungsschaltung 202 darstellt. Die Grobkalibrierungsschaltung 202 umfasst ein Paar von programmierbaren Spannungsteilern 300 und 310 zum Entwickeln der Substratvorspannung Vcc+ und Vcc– für die isolierten Wannen der PMOS-Transistoren 206a und 206b. Jeder Spannungsteiler 300 und 310 ist zwischen einer Quelle eines Betriebspotentials (Vdd) und eines Referenzpotentials (GND) geschaltet.

Der erste Spannungsteiler 300 wird durch einen oberen und unteren Transistor 302 und 304 und vier mittleren Transistoren 306a306d gebildet, die unterschiedliche Drain-zu-Source-Wegwiderstände aufweisen. Die Zahlen 1/10, 2/10, 4/10 und 8/10 stellen Transistorlängen- und -breitengrößen dar. Die Transistorgrößenschwankungen stellen typischerweise die Spannungsteilerverhältnisse ein. Das Einschalten unterschiedlicher Kombinationen der mittleren Transistoren 306a306 ändert den Spannungsabfall Vcc+ zwischen einem ersten Knoten X und Masse GND. Der Spannungsabfall Vcc+ wird an die isolierte Wanne des ersten PMOS-Transistors 206a angelegt.

Der zweite Spannungsteiler 310 umfasst auch einen oberen und unteren Transistor 312 und 314 und vier mittlere Transistoren 316a316d, die unterschiedliche Drain-zu-Source-Wegwiderstände aufweisen. Das Einschalten unterschiedlicher Kombinationen der mittleren Transistoren 316a316d ändert den Spannungsabfall Vcc– zwischen einem zweiten Knoten Y und Masse GND. Der Spannungsabfall Vcc– wird an die isolierte Wanne des zweiten PMOS-Transistors 206b angelegt.

Die mittleren Transistoren 306a306d und 316a316d werden gemäß einem ersten Zählwert von dem ersten Auf/Ab-Zähler 318 und den Ausgängen 320a320d ein- und ausgeschaltet. Der erste Zählwert bestimmt die Substratvorspannung Vcc+ und Vcc–, die an die isolierten Wannen des ersten und zweiten PMOS-Transistors 206a und 206b angelegt wird. Der fünfte Ausgang 320e des ersten Auf/Ab-Zählers 318 steuert die unteren Transistoren 304 und 314, so dass entweder eine positive oder eine negative Korrektur durchgeführt werden kann. Die Grobkalibrierungsschaltung 202 steuert die Substratvorspannung Vcc+ und Vcc– auf bis zu 25 (oder 32) unterschiedliche Pegel.

8 ist ein Diagramm, das ein Ausführungsbeispiel einer Feinkalibrierungs- (d. h. Klein-Kalibrierung-)Schaltung 304 darstellt. Die Feinkalibrierungsschaltung 204 umfasst eine erste und zweite programmierbare Schaltung 400 und 410, die mit dem ersten bzw. zweiten NMOS-Transistor 206c bzw. 206d kombiniert werden, um den ersten und zweiten Stromspiegel zu bilden. Die programmierbare Schaltung 400 wird durch ein erstes Paar von Transistoren 402 und 404 und vier mittlere Transistoren 406a406d gebildet, die unterschiedliche Drain-zu-Source-Wegwiderstände aufweisen. Das Einschalten unterschiedlicher Kombinationen der mittleren Transistoren 406a406d ändert die Impedanzpegel bei dem ersten Stromspiegel.

Der zweite Stromspiegel 410 wird durch ein zweites Paar von Transistoren 412 und 414 und vier mittlere Transistoren 416a416d gebildet, die unterschiedliche Drain-zu-Source-Wegwiderstandswerte aufweisen. Das Einschalten unterschiedlicher Kombinationen der mittleren Transistoren 416a416d ändert den Impedanzpegel in dem zweiten Stromspiegel.

Während der normalen Funktionsweise werden die mittleren Transistoren 406a406d und 416a416d gemäß einem zweiten Zählwert von einem zweiten Auf/Ab-Zähler 418 und Ausgängen 420a420d ein- und ausgeschaltet. Der zweite Zählwert bestimmt die Impedanz der Transistoren 206a206e in dem Differenzverstärker. Der fünfte Ausgang 420e des zweiten Auf/Ab-Zählers 418 steuert die Transistoren 404 und 414, so dass entweder eine positive oder eine negative Korrektur durchgeführt werden kann. Die Feinkalibrierungsschaltung 204 kann die Transistorimpedanz auf bis zu 25 unterschiedliche Pegel steuern.

Eine Großkalibrierung stellt den Zählwert in dem ersten Auf/Ab-Zähler 318 und dem zweiten Auf/Ab-Zähler 418 ein. Die Zählwerte werden durch Liefern von Auf/Ab-Signalen bei 324 und 424 und Taktsignalen bei 322 und 422 inkrementiert oder dekrementiert. Eine Kleinkalibrierung oder Verbesserungskalibrierung stellt den Zählwert in dem zweiten Auf/Ab-Zähler 418 ein. Der Zählwert wird durch Liefern eines Auf/Ab-Signals bei 424 und eines Taktsignals bei 422 inkrementiert oder dekrementiert. Die Taktsignale, die bei 322 und 422 geliefert werden, können ein einzelner Taktpuls oder mehrere Taktpulse sein. Die Auf/Ab-Signale 324 und 424 und die Taktsignale 322 und 422 werden von dem Erfassungsverstärker 34 geliefert. Bei anderen Ausführungsbeispielen werden die Auf/Ab-Signale 324 und 424 und die Taktsignale 322 und 422 durch eine getrennte Schaltung geliefert.

Bei dem beispielhaften Ausführungsbeispiel ist der erste Auf/Ab-Zähler 318 mit einem Wert von dem Voreinstellungsregister 326 voreingestellt. Der zweite Auf/Ab-Zähler 418 ist mit einem Wert von dem Voreinstellungsregister 426 voreingestellt. Die Voreinstellungsregister werden mit spezifischen Werten für die Anfangskalibrierung der Leseschaltung 24 eingestellt. Bei anderen Ausführungsbeispielen können die spezifischen Werte durch die I/O-Anschlussflächen 56 des Magnetspeichers 20 geliefert werden.

Eine große Kalibrierung wird durchgeführt, nachdem der erste Auf/Ab-Zähler 318 und der zweite Auf/Ab-Zähler 418 für die Anfangskalibrierung von den Voreinstellungsregistern 326 und 426 voreingestellt sind. Eine große Kalibrierung wird in zwei Stufen durchgeführt. Während der ersten Stufe wird der Zählwert in dem ersten Auf/Ab-Zähler 318 eingestellt, um die Grobkalibrierungsschaltung 202 zu ändern. Während der zweiten Stufe wird der Zählwert in dem zweiten Auf/Ab-Zähler 418 eingestellt, um die Feinkalibrierungsschaltung 204 zu ändern. An einer ausgewählten Speicherzelle 26 wird nach jeder Einstellung der Grobkalibrierungsschaltung 202 und der Feinkalibrierungsschaltung 204 eine Erfassungsoperation durchgeführt.

Während der ersten Stufe an der großen Kalibrierung wird an der ausgewählten Speicherzelle 26 eine Erfassungsoperation durchgeführt, um ein Kalibrierungserfassungsergebnis zu erhalten. Das Kalibrierungserfassungsergebnis wird mit einem zentralen Kalibrierungsschwellenwert verglichen. Wo das Erfassungsergebnis größer ist als der Kalibrierungsschwellenwert und das vorhergehende Erfassungsergebnis ebenfalls größer war als der Kalibrierungsschwellenwert, wird der erste Auf/Ab-Zähler 318 um einen Zählwert dekrementiert und der Erste-Stufe-Prozess wird wiederholt. Wo das Erfassungsergebnis geringer ist als der Kalibrierungsschwellenwert und das vorhergehende Erfassungsergebnis ebenfalls geringer war als der Kalibrierungsschwellenwert, wird der erste Auf/Ab-Zähler 318 um einen Zählwert inkrementiert und der Erste-Stufe-Prozess wird wiederholt. In dem Fall, dass das Erfassungsergebnis gleich dem Kalibrierungsschwellenwert ist oder das Erfassungsergebnis von dem vorhergehenden zu dem aktuellen Erfassungsergebnis von größer als zu geringer als und nicht von geringer als zu größer als der Kalibrierungsschwellenwert ging, ist die erste Stufe einer großen Kalibrierung abgeschlossen.

Während der zweiten Stufe einer großen Kalibrierung wird an der ausgewählten Speicherzelle 26 eine Erfassungsoperation durchgeführt, um ein Kalibrierungserfassungsergebnis zu erhalten. Das Erfassungsergebnis wird mit dem zentralen Kalibrierungsschwellenwert verglichen. Wo das Erfassungsergebnis größer ist als der Kalibrierungsschwellenwert und das vorhergehende Erfassungsergebnis ebenfalls größer war als der Kalibrierungsschwellenwert, wird der zweite Auf/Ab-Zähler 418 um einen Zählwert dekrementiert und der Zweite-Stufe-Prozess wird wiederholt. Wo das Erfassungsergebnis geringer ist als der Kalibrierungsschwellenwert und das vorhergehende Erfassungsergebnis auch geringer war als der Kalibrierungsschwellenwert wird der zweite Auf/Ab-Zähler 418 um einen Zählwert inkrementiert und der zweite Stufenprozess wird wiederholt. In dem Fall, dass das Erfassungsergebnis gleich dem Kalibrierungsschwellenwert ist oder das Erfassungsergebnis von dem vorhergehenden zu dem aktuellen Erfassungsergebnis von größer als zu geringer als oder von geringer als zu größer als der Kalibrierungsschwellenwert ging, ist die zweite Stufe einer großen Kalibrierung abgeschlossen. Nachdem die zweite Stufe an der großen Kalibrierung abgeschlossen ist, ist die große Kalibrierung abgeschlossen.

9 ist ein Flussdiagramm, das eine beispielhafte Leseoperation und Kalibrierung einer Leseschaltung 24 darstellt. Bei 500 wählt eine Leseschaltung 24 eine Speicherzelle 26 aus, die durch eine ausgewählte Wortleitung 40a40c und eine ausgewählte Bitleitung 42a42c geschnitten wird. Die ausgewählte Wortleitung 40a40c ist mit Masse gekoppelt und die ausgewählte Bitleitung 42a42c ist mit dem Ladungsverstärker 32 gekoppelt.

Bei 502 führt die Leseschaltung 24 eine Erfassungsoperation an der ausgewählten Speicherzelle 26 durch und erhält ein Erfassungsergebnis. Das Erfassungsergebnis wird erhalten durch Messen der Zeitdauer, die die Spannung an dem Kondensator 38 benötigt, um zu einer Bezugsspannung Vref abzufallen. Das Erfassungsergebnis ist ein Zählwert, der der Zeit zum Abfallen zu der Bezugsspannung Vref entspricht.

Die Leseschaltung 24 bestimmt bei 504, ob das Erfassungsergebnis zwischen einem maximalen oberen Schwellenwert und einem maximalen unteren Schwellenwert liegt. Falls das Erfassungsergebnis geringer oder gleich dem maximalen oberen Schwellenwert ist und größer oder gleich dem maximalen unteren Schwellenwert ist, bestimmt die Leseschaltung 24 bei 506, ob das Erfassungsergebnis zwischen einem minimalen oberen Schwellenwert und einem minimalen unteren Schwellenwert liegt. Falls das Erfassungsergebnis geringer oder gleich dem minimalen oberen Schwellenwert und größer oder gleich dem minimalen unteren Schwellenwert ist, erfordert die Leseschaltung keine Kalibrierung und eine Leseoperation wird bei 508 fortgesetzt.

In dem Fall, dass das Erfassungsergebnis außerhalb dem minimalen unteren und oberen Schwellenwert liegt, ist die Kalibrierung der Leseschaltung erforderlich. Falls bei 510 das Erfassungsergebnis geringer ist als der minimale untere Schwellenwert, empfängt der zweite Auf/Ab-Zähler 418 einen Taktpuls 422 und ein Signal 424 zum Inkrementieren des zweiten Auf/Ab-Zählers 418 bei 512. Falls das Erfassungsergebnis größer ist als der minimale obere Schwellenwert, empfängt der zweite Auf/Ab-Zähler 418 einen Taktpuls 422 und ein Signal 424 zum Dekrementieren des Auf/Ab-Zählers bei 516. Die Leseoperation wird unter Verwendung des Erfassungsergebnisses bei 508 fortgesetzt.

In dem Fall, dass das Erfassungsergebnis außerhalb dem maximalen unteren und oberen Schwellenwert liegt, ist eine große Kalibrierung der Leseschaltung 24 erforderlich. Bei 520 empfangen der erste 318 und der zweite 418 Auf/Ab-Zähler Taktpulse 322 und 422 und Signale 324 und 424 zum Inkrementieren und Dekrementieren der Auf/Ab-Zähler 318 und 418 bei einer großen Kalibrierung. Eine weitere Erfassungsoperation wird bei 502 durchgeführt, und das Verfahren wird wiederholt, bis das Erfassungsergebnis innerhalb der maximalen unteren und oberen Schwellenwerte liegt, oder die Speicherzelle 26 durch ein Flag als eine offene oder eine kurzgeschlossene angezeigt wird.


Anspruch[de]
Resistiver Kreuzpunktspeicher (20), der folgende Merkmale umfasst:

eine Speicherzelle (26);

einen Ladungsverstärker (32), der konfiguriert ist, um eine Erfassungsspannung an die Speicherzelle (26) zu liefern;

einen Kondensator (38) der einen Erfassungsstrom durch den Ladungsverstärker (32) an eine ausgewählte Speicherzelle (26) liefert;

einen Erfassungsverstärker (34) umfassend

einen Zähler (102) der das Erfassungsergebnis liefert und dessen Zählwert dem Widerstand der ausgewählten Speicherzelle (26) entspricht und

eine Schwellwertvergleichslogik (106);

einen ersten und einen zweiten Auf/Ab-Zähler (318, 418), die konfiguriert sind, um einen Kalibrierungswert an den Ladungsverstärker (32) zu liefern, um unbeabsichtigte Leckströme durch Ändern der Erfassungsspannung auszugleichen,

wobei der Erfassungsverstärker (34) konfiguriert ist, um den logischen Wert der ausgewählten Speicherzelle (26) durch Vergleichen des Zählwertes mit einem oder mehreren in der Schwellwertvergleichslogik (106) gespeicherten Schwellenwerten zu bestimmen, wobei die Auf/Ab-Zähler ein Taktsignal empfangen, um den Kalibrierungswert in dem Fall zu ändern, in dem das Erfassungsergebnis einen der Schwellenwerte überschreitet.
Resistiver Kreuzpunktspeicher gemäß Anspruch 1, bei dem einer der Auf/Ab-Zähler konfiguriert ist, um den Kalibrierungswert zu liefern, um Substratvorspannungen an den Transistorwannen in dem Ladungsverstärker (32) einzustellen. Resistiver Kreuzpunktspeicher gemäß Anspruch 1 oder 2, bei dem einer der Auf/Ab-Zähler (318, 418) konfiguriert ist, um den Kalibrierungswert zu liefern, um Impedanzen in dem Ladungsverstärker (32) einzustellen. Resistiver Kreuzpunktspeicher gemäß einem der Ansprüche 1 bis 3, bei dem der Ladungsverstärker (32) folgende Merkmale umfasst:

eine Mehrzahl von Transistoren, die einen gesteuerten Stromweg liefern, wobei zumindest zwei der Transistoren in isolierten Wannen angeordnet sind; und

eine Kalibrierungsschaltung, die auf einen Wert in den Auf/Ab-Zählern (318, 418) anspricht, um zumindest eines der Folgenden zu liefern: eine Substratvorspannung an zumindest eine isolierte Wanne und Einstellen der Impedanz der Transistoren, die den gesteuerten Stromweg liefern, wobei der Pegel der Substratvorspannung und der Betrag der Impedanzeinstellung durch den Wert der Auf/Ab-Zähler bestimmt wird.
Resistiver Kreuzpunktspeicher gemäß einem der Ansprüche 1 bis 4, bei dem die Auf/Ab-Zähler (318, 418) Auf/Ab-Ripple-Zähler sind. Resistiver Kreuzpunktspeicher gemäß einem der Ansprüche 1 bis 5, weiter mit

einem Kondensator (38), der elektrisch mit dem Erfassungsverstärker (34) und dem Ladungsverstärker (32) gekoppelt ist; und

einem Schalter (36), der elektrisch mit dem Erfassungsverstärker, dem Ladungsverstärker und dem Kondensator gekoppelt ist.
Resistiver Kreuzpunktspeicher gemäß einem der Ansprüche 1 bis 6, bei dem der resistive Kreuzpunktspeicher (20) ein magnetischer Direktzugriffsspeicher ist. Resistiver Kreuzpunktspeicher gemäß einem der Ansprüche 1 bis 7, bei dem der erste und zweite Auf/Ab-Zähler (318, 418) jeweils ein Voreinstellungsregister (326, 426) aufweisen. Resistiver Kreuzpunktspeicher gemäß einem der Ansprüche 1 bis 8, bei dem die Schwellwertvergleichslogik (106) Schwellenwerte zum Unterscheiden von fünf Kategorien von Widerstandswerten umfasst. Resistiver Kreuzpunktspeicher gemäß einem der Ansprüche 1 bis 9, bei dem die Schwellwertvergleichslogik (106) maximale und minimale Schwellenwerte speichert und eine große Fehlerkalibrierung der durchführt, falls der Kalibrierungswert außerhalb der maximalen Schwellenwerte liegt und eine kleine Fehlerkalibrierung durchführt, falls der Kalibrierungswert zwischen maximalen und minimalen Schwellenwerten liegt. Resistiver Kreuzpunktspeicher gemäß Anspruch 10, bei dem die große Fehlerkalibrierung einen Zählwert in dem ersten Auf/Ab-Zähler (318) und dem zweiten Auf/Ab-Zähler (418) einstellt. Resistiver Kreuzpunktspeicher gemäß Anspruch 10, bei dem die kleine Fehlerkalibrierung einen Zählwert in dem zweiten Auf/Ab-Zähler (418) einstellt.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com