PatentDe  


Dokumentenidentifikation DE102006027381B4 28.04.2011
Titel Integrierte Speichervorrichtung, Verfahren zum Testen einer integrierten Speichervorrichtung und eine elektronische Komponente
Anmelder Qimonda AG, 81739 München, DE
Erfinder Astor, Ralph, 01109 Dresden, DE
Vertreter Epping Hermann Fischer, Patentanwaltsgesellschaft mbH, 80339 München
DE-Anmeldedatum 13.06.2006
DE-Aktenzeichen 102006027381
Offenlegungstag 06.12.2007
Veröffentlichungstag der Patenterteilung 28.04.2011
Veröffentlichungstag im Patentblatt 28.04.2011
IPC-Hauptklasse G11C 29/14  (2006.01)  A,  F,  I,  20060613,  B,  H,  DE

Beschreibung[de]

Die Erfindung betrifft eine integrierte Speichervorrichtung aufweisend eine Matrix von Speicherzellen, eine Speicherzellenauswahlvorrichtung, eine Schnittstelle und eine Steuerschaltung. Die Erfindung betrifft des Weiteren ein Verfahren zum Testen einer integrierten Speichervorrichtung und eine elektronische Komponente.

Integrierte Speichervorrichtungen, insbesondere nicht flüchtige Speichervorrichtungen, werden in einer Vielzahl unterschiedlicher Geräte und Anwendungen eingesetzt. Beispielsweise umfassen Speicherkarten oder so genannte Memory Sticks eine oder eine Vielzahl von integrierten Speichervorrichtungen zum Speichern und Austauschen von Daten zwischen mobilen und stationären Computern. Viele Geräte der Unterhaltungselektronik weisen ebenfalls integrierte Speichervorrichtungen zum Speichern von so genannter Firmware oder Benutzereinstellungen und Daten auf. Insbesondere werden integrierte nicht flüchtige Speichervorrichtungen wegen ihrer mechanischen und elektronischen Belastbarkeit zur Datenspeicherung in mobilen Geräten bevorzugt.

Während der Herstellung durchlaufen integrierte Speichervorrichtungen eine Vielzahl von Tests, um das korrekte Funktionieren einer Matrix von Speicherzellen, einer Daten- und Steuerschnittstelle und Steuerschaltungen der integrierten Speichervorrichtung sicherzustellen. Während integrierte Speichervorrichtungen immer weitere Verwendung finden und eine immer größere Speicherkapazität besitzen, benötigt deren Überprüfung einen erheblichen Zeitaufwand. Daher ist es wünschenswert, so viele integrierte Speichervorrichtungen wie möglich parallel zu testen. Eine Möglichkeit, die Anzahl der parallel zu testenden integrierten Speichervorrichtungen zu erhöhen, ist es, die Anzahl der während eines Tests verwendeten Testkanäle einer Testvorrichtung zu verringern.

Aus der DE 100 59 667 A1 ist eine Halbleiterspeichervorrichtung bekannt, die das Umschalten einer Wortkonfiguration gestattet. In einem normalen Betriebsmodus wird ein Testmodussignal deaktiviert und ein erstes Wortkonfigurationssignal ausgegeben. In einem Testmodus wird das Testmodussignal aktiviert und ein zweites Wortkonfigurationssignal ausgegeben, wobei in dem Testmodus die Wortkonfiguration auf diejenige umgeschaltet wird, die kleiner als diejenige im normalen Betriebsmodus ist. Dies erlaubt ein gleichzeitiges Testen einer größeren Anzahl an Halbleiterspeichervorrichtungen.

Aus der US 2002/0048211 A1 ist eine Halbleiterspeichervorrichtung bekannt, die eine Taktumwandlungsschaltung und eine Verzögerungsschleife aufweist, um ein schnelles internes Taktsignal zu erzeugen. Das interne Taktsignal wird einer Umwandlungsschaltung bereitgestellt, die Datenpakete von einem seriellen in ein paralleles Format umwandelt, um ein Testen der Speichervorrichtung mit einer langsamen Testvorrichtung zu ermöglichen.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine integrierte Speichervorrichtung, eine elektronische Komponente und ein Verfahren zum Testen einer integrierten Speichervorrichtung zu beschreiben, die ein Testen weiter vereinfachen oder verbessern.

Insbesondere soll eine integrierte Speichervorrichtungen beschrieben werden, die dazu eingerichtet ist, einen aktuell verwendeten Betriebsparameter an eine Testvorrichtung zu signalisieren. Des Weiteren soll eine integrierte Speichervorrichtungen mit einer Testbetriebsart mit einem Betriebsparameter beschrieben werden, deren Betriebsparameter durch eine Testvorrichtung einstellbar ist. Zusätzlich soll ein Testverfahren beschrieben werden, das von der Signalisierung oder dem Einstellen des Betriebsparameters Gebrauch macht. Schließlich soll eine elektronische Komponente beschrieben werden, in der eine solche Speichervorrichtung integriert ist, ohne das eine ungewollte Signalisierung oder Einstellung des Betriebsparameters möglich ist.

Gemäß einer ersten Ausgestaltung der Erfindung, umfasst eine integrierte Speichervorrichtung eine Matrix von Speicherzellen zum Speichern von Daten, eine Speicherzellenauswahlvorrichtung, die funktionsfähig mit der Matrix verbunden ist, um wenigstens eine Speicherzelle der Matrix auszuwählen, eine Schnittstelle, die dazu eingerichtet ist, von der Schnittstelle gelieferte Daten in einer ausgewählten Speicherzelle zu speichern und Daten einer ausgewählten Speicherzelle der Schnittstelle zum Abruf zur Verfügung zu stellen, und eine Steuerschaltung, die funktionsfähig mit der Speicherzellenauswahlvorrichtung und der Schnittstelle verbunden ist. Die Steuerschaltung umfasst eine Signalquelle, die dazu eingerichtet ist, ein Taktsignal mit unterschiedlichen Frequenzen zur Signalisierung eines vorbestimmten Betriebsparameters der integrierten Speichervorrichtung zu erzeugen und in einer Testbetriebsart der integrierten Speichervorrichtung ein Taktsignal mit einer vorbestimmten Frequenz, die dem vorbestimmten Betriebsparameter zugeordnet ist, an einen Anschluss der Schnittstelle zur Verfügung zu stellen.

Durch das zur Verfügung stellen eines Taktsignals mit einer vorbestimmten Frequenz, die einem vorbestimmten Betriebsparameter zugeordnet ist, an einen Anschluss der Schnittstelle kann ein aktuell genutzter Betriebsparameter durch eine mit der integrierten Speichervorrichtung verbundenen Testvorrichtung über einen einzelnen Anschluss erkannt werden.

Gemäß einer zweiten Ausgestaltung der Erfindung umfasst eine integrierte Speichervorrichtung eine Matrix von Speicherzellen zum Speichern von Daten, eine Speicherzellenauswahlvorrichtung, die funktionsfähig mit der Matrix zur Auswahl wenigstens einer Speicherzelle der Matrix von Speicherzellen verbunden ist, eine Schnittstelle, die dazu eingerichtet ist, durch die Schnittstelle zur Verfügung gestellte Daten in einer ausgewählten Speicherzelle zu speichern und in einer ausgewählten Speicherzelle gespeicherte Daten der Schnittstelle zum Abruf zur Verfügung zu stellen, und eine Steuerschaltung, die funktionsfähig mit der Speicherzellenauswahlvorrichtung und der Schnittstelle verbunden ist. Die integrierte Speichervorrichtung umfasst des Weiteren einen Frequenzzähler, der dazu eingerichtet ist, die Frequenz eines über einen vorbestimmten Anschluss der Schnittstelle bereitgestellten Taktsignals zu erkennen und in einer Testbetriebsart der integrierten Speichervorrichtung einen Betriebsparameter, der der erkannten Frequenz zugeordnet ist, einzustellen.

Durch das Bereitstellen einer integrierten Speichervorrichtung mit einer Steuerschaltung, die einen Frequenzzähler umfasst, der dazu eingerichtet ist, eine Frequenz eines Taktsignals zu erfassen und einen Betriebsparameter, der der erfassten Frequenz zugeordnet ist, einzustellen, können Betriebsparameter der integrierten Speichervorrichtung, die beispielsweise zum Testen benutzt werden, durch eine Testvorrichtung über einen einzelnen Anschluss eingestellt werden.

Gemäß einer vorteilhaften Ausgestaltung der Erfindung umfasst die Schnittstelle eine Vielzahl von Daten oder Adressleitungen und ist dazu eingerichtet, in einer ersten Schnittstellenbetriebsart zu arbeiten, in der eine erste Gruppe von Daten- oder Adressleitungen als ein Datenbus mit einer ersten Busbreite benutzt wird, und in einer zweiten Schnittstellenbetriebsart, in der eine zweite Gruppe von Daten- oder Adressleitungen als Datenbus mit einer zweiten Busbreite verwendet wird. Ein Taktsignal mit einer ersten Frequenz wird zur Verfügung gestellt, wenn die Schnittstelle in der ersten Schnittstellenbetriebsart betrieben wird, und ein Taktsignal mit einer zweiten Frequenz wird verwendet, wenn die Schnittstelle in einer zweiten Schnittstellenbetriebsart betrieben wird.

Durch das Abfragen und Einstellen einer Busbreite einer Schnittstelle mittels einer zugehörigen Frequenz kann die Busbreite der integrierten Speichervorrichtung durch eine mit ihr verbundene Steuervorrichtung reduziert oder erweitert werden, ohne dass dazu alle Daten- oder Adressleitungen der Schnittstelle verbunden werden müssen.

Gemäß einer weiteren Ausgestaltung der Erfindung umfasst die integrierte Speichervorrichtung eine Steuerschaltung, die eine Signalquelle und einen Frequenzzähler aufweist, wobei die Signalquelle dazu eingerichtet ist, Taktsignale mit unterschiedlichen Frequenzen zu erzeugen, und der Frequenzzähler dazu eingerichtet ist, die Frequenz eines Taktsignals zu erkennen.

Durch das zur Verfügung stellen sowohl einer Signalquelle als auch eines Frequenzzählers können sowohl das Einstellen als auch das Abrufen von Betriebsparametern mit derselben integrierten Speichervorrichtung durchgeführt werden.

Gemäß einer weiteren vorteilhaften Ausgestaltung werden die durch den Frequenzzähler erkannten Taktsignale und die durch die Signalquelle erzeugten Taktsignale über denselben Anschluss der Schnittstelle zur Verfügung gestellt, und das Taktsignal, das der Schnittstelle zur Erkennung zur Verfügung gestellt wird, überdeckt das Taktsignal, das von der Signalquelle erzeugt wird.

Durch das zur Verfügung stellen von sowohl eingehenden als auch ausgehenden Taktsignalen über denselben Anschluss der Schnittstelle wird nur ein einzelner Anschluss zum Anschließen der Taktsignale an eine Testvorrichtung benötigt.

Gemäß einer weiteren Ausgestaltung der Erfindung wird ein Verfahren zum Testen einer integrierten Speichervorrichtung beschrieben.

Das Verfahren umfasst die folgenden Schritte:

  • – Verbinden einer Schnittstelle einer integrierten Speichervorrichtung mit einer Testvorrichtung,
  • – Beaufschlagen eines Testkanals der Testvorrichtung mit einem Taktsignal mit einer vorbestimmten Frequenz, die einem vorbestimmten Test-Betriebsparameter zugeordnet ist,
  • – Erkennen der Frequenz des Taktsignals durch einen Frequenzzähler,
  • – Einstellen eines Betriebsparameters in Übereinstimmung mit der erkannten Frequenz und
  • – Ausführen eines Tests in Übereinstimmung mit dem eingestellten Betriebsparameter.

Gemäß einer vorteilhaften Ausgestaltung der Erfindung wird in dem Schritt des Verbindens der Schnittstelle nur eine erste Gruppe von Daten- oder Adressleitungen der Schnittstelle mit der Testvorrichtung verbunden, in dem Schritt des Einstellens des Betriebsparameters wird die Datenschnittstelle in eine erste Schnittstellenbetriebsart geschaltet, in der nur die erste Gruppe von Daten- oder Adressleitungen als ein Datenbus mit einer ersten Busbreite verwendet wird, und in dem Schritt des Ausführens des Tests werden Testdaten von und zu der integrierten Speichervorrichtung unter Verwendung der ersten Datenbusbreite übertragen.

Durch das Umschalten der Schnittstelle in eine erste Schnittstellenbetriebsart, in der nur eine erste Gruppe von Daten- oder Adressleitungen verwendet wird, kann die Busbreite der Schnittstelle, die zur Kommunikation mit einer Testvorrichtung verwendet wird, reduziert werden und daher die Anzahl der benötigten Testkanäle einer Testvorrichtung reduziert werden.

Gemäß einer weiteren Ausgestaltung der Erfindung wird eine elektronische Komponente, insbesondere eine Speicherkarte, mit den Merkmalen gemäß Patentanspruch 20 beschrieben.

Weitere Einzelheiten und Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.

Nachfolgend werden beispielhafte Ausgestaltungen der Erfindung unter Bezugnahme auf die nachfolgenden Figuren ausführlicher beschrieben. Die Figuren zeigen:

1 eine erste integrierte Speichervorrichtung gemäß einer ersten Ausgestaltung der Erfindung,

2 eine zweite integrierte Speichervorrichtung gemäß einer zweiten Ausgestaltung,

3 ein Flussdiagramm eines Verfahrens zum Testen einer integrierten Speichervorrichtung,

4 ein Flussdiagramm eines Verfahrens zum Herstellen einer Speicherkarte.

1 zeigt ein Blockdiagramm einer integrierten Speichervorrichtung 100. Die integrierte Speichervorrichtung 100 umfasst eine Matrix 101 von Speicherzellen 102. Die Matrix 101 wird durch eine Speicherzellenauswahlvorrichtung 103 gesteuert, die dazu eingerichtet ist, eine oder mehrere Speicherzellen 102 der Matrix 101 auszuwählen. Die integrierte Speichervorrichtung 100 weist des Weiteren eine Steuerschaltung 104 auf, die funktionsfähig mit der Speicherzellenauswahlvorrichtung 103 und der Matrix 101 verbunden ist. Beispielsweise kann es sich bei der integrierten Speichervorrichtung 100 um einen sogenannten Flash EEPROM-Speicher handeln, der eine Vielzahl von so genannten Floating-Gate-Speicherzellen oder Nitrid-ROM-Speicherzellen (NROM) aufweist.

Die Speicherzellenauswahlvorrichtung 103 kann eine Schaltung zur Auswahl einer Spalte und einer Zeile der Matrix 101 enthalten, beispielsweise einen Adress-Decoder, der dazu eingerichtet ist eine Spalte der Matrix 101 mittels einer zugehörigen Wortleitung auszuwählen und eine Bitleitung, die mit einer Zeile der Matrix 101 verbunden ist, mittels eines Multiplexers auszuwählen. Unterschiedliche Arten und Anordnungen von integrierten Speichervorrichtungen 100 sind dem Fachmann von Halbleiterspeichervorrichtungen bekannt und umfassen unter anderem so genannte NOR- und NAND-Speicher-Matrizen 101. Die vorliegende Erfindung lässt sich gleichermaßen auf alle Typen von integrierten Speichervorrichtungen 100 anwenden, die über eine eingebaute oder externe Steuerschaltung 104 verfügen.

Die in der 1 dargestellten Ausgestaltung umfasst die Steuerschaltung 104 einen Frequenzzähler 105, der mit einem Takteingang 106 einer Schnittstelle 107 verbunden ist. Die Schnittstelle 107 umfasst des Weiteren eine erste Gruppe 108 kombinierter Daten- und Adressleitungen DA0 bis DA3 und eine zweite Gruppe 109 von kombinierten Daten- und Adressleitungen DA4 bis DA7. Die Daten- und Adressleitungen DA0 bis DA7 der ersten und zweiten Gruppe 108 und 109 sind ebenfalls mit der Steuerschaltung 104 der Speichervorrichtung 100 verbunden.

In einer Testbetriebsart, z. B. während eines so genannten Wafer-Tests während der Herstellung der integrierten Speichervorrichtung 100, wird eine Testvorrichtung 101 mit dem Takteingang 106 und den Daten- und Adressleitungen DA0 bis DA3 der ersten Gruppe 108 verbunden. Um die Matrix 101 der Speicherzellen 102 zu testen, ohne alle acht Daten- und Adressleitungen DA0 bis DA7 der ersten und zweiten Gruppe 108 und 109 der Schnittstelle 107 zu verbinden, wird die Steuerschaltung 104 in einen 4 Bit Betriebsmodus geschaltet. Dies wird durch das zur Verfügung stellen eines Taktsignals mit einer ersten Frequenz, beispielsweise einer Frequenz von 4 kHz, an den Takteingang 106 der Schnittstelle 107 bewirkt. Das vorbestimmte Taktsignal kann, wie gezeigt, durch die Testvorrichtung 110 oder, alternativ, durch einen fest eingestellten Taktgenerator, der in der Testphase verwendet wird, zur Verfügung gestellt werden.

Während des Testens erkennt der Frequenzzähler 105 das Taktsignal mit der ersten Frequenz, das über den Takteingang 106 zur Verfügung gestellt wird. Als Reaktion darauf schaltet die Steuerschaltung 104 die Schnittstelle 107 in eine erste Schnittstellebetriebsart, in diesem Fall eine 4 Bit Schnittstellenbetriebsart, indem die zweite Gruppe 109 von Daten- und Adressleitungen DA4 bis DA7 deaktiviert werden.

Optional kann die Steuerschaltung 104 die aktuell gewählte Schnittstellenbetriebsart bestätigen, indem ein Taktsignal zur Ausgabe über die Schnittstelle 107 erzeugt wird. Zum Beispiel kann ein in der 1 nicht dargestellter Signalmodulator ein Taktsignal mit einer der 4 Bit Busbreite zugeordneten Frequenz erzeugt werden. Das erzeugte Taktsignal kann über denselben Takteingang 106 zur Verfügung gestellt werden oder über einen anderen Anschluss der Schnittstelle 107, z. B. der ersten Daten- und Adressleitungen DA0 oder einen zusätzlichen Anschluss der Schnittstelle 107, der in der 1 nicht dargestellt ist.

Nach dem Einstellen der Schnittstelle 107 und der Steuerschaltung 104 auf eine 4 Bit Betriebsart kann die Testvorrichtung 110 Adressen und Daten in einem 4 Bit Format an die integrierte Speichervorrichtung 100 zum Testen übertragen. Nach der Vollendung des Tests kann die Testvorrichtung 110 ein zweites Taktsignal mit einer zweiten Frequenz an den Takteingang 106 senden, um die gesamte Datenschnittstelle 107, umfassend die erste Gruppe 108 und die zweite Gruppe 109 von Daten- und Adressleitungen DA0 bis DA7, zu aktivieren. Für eine weitere Testphase der integrierten Speichervorrichtung 100 kann die Schnittstelle 107 beispielsweise in einen 8 Bit Betriebsmodus für nachfolgende Tests der Schnittstelle 107 geschaltet werden.

2 zeigt eine Speicherkarte 200, aufweisend eine integrierte Speichervorrichtung 201 und eine externe Schnittstelle 202. Bei der Speicherkarte 200 kann es sich beispielsweise um einen so genannten USB Speicher Stick, eine Speicherkarte nach dem Secure Digital (SD), dem Compact Flash (CF) oder einem anderen Gerät mit eingebauter integrierter Speichervorrichtung 201 handeln.

Adressleitungen 203 verbinden die externe Schnittstelle 202 mit einer ersten bzw. zweiten Gruppe 108 bzw. 109 von Adressleitungen A0 bis A3 bzw. A4 bis A7 der internen Schnittstelle 107 der integrierten Speichervorrichtung 201. Datenleitungen 204 verbinden die externe Schnittstelle 202 mit einer dritten Gruppe 205 von Datenleitungen der internen Schnittstelle 107.

Die integrierte Speichervorrichtung 201 umfasst eine Matrix 101 von Speicherzellen 102, eine Speicherzellenauswahlvorrichtung 103 und eine Steuerschaltung 104. Die Steuerschaltung 104 weist einen Frequenzzähler 105 und eine Signalquelle 206 auf. Der Frequenzzähler 105 ist mit einem Takteingang 106 der Schnittstelle 107 verbunden und die Signalquelle 206 ist mit einem Taktausgang 207 der Schnittstelle 107 verbunden. Weder der Takteingang 106 noch der Taktausgang 207 der Schnittstelle 107 sind mit der externen Schnittstelle 202 der Speicherkarte 200 verbunden. Daher sind der Takteingang 106 und der Taktausgang 207 nur während einer Testphase erreichbar, bevor die Speicherkarte 200 verkapselt wird.

Alternativ oder zusätzlich können der Takteingang 106 und der Taktausgang 207 nach der Vollendung eines Testverfahrens deaktiviert werden, z. B. durch eine Zerstörung einer Sicherung der integrierten Speichervorrichtung 201 oder durch das Setzen eines vorbestimmten Wertes in einem so genannten One Time Programming (OTP) Register der integrierten Speichervorrichtung 201.

Durch Beaufschlagen des Takteingangs 106 mit einer vorbestimmten Frequenz, die durch den Frequenzzähler 105 erkannt wird, können Betriebsparameter der Steuerschaltung 104 zum Testen eingestellt werden. Umgekehrt kann durch Erzeugen eines Taktsignals mit einer vorbestimmten Frequenz durch die Signalquelle 206 und durch dessen zur Verfügung stellen an den Taktausgang 207 eine mit der Speichervorrichtung 201 verbundene Testvorrichtung 101 gegenwärtig eingestellte Betriebsparameter der integrierten Speichervorrichtung 201 abfragen.

3 zeigt ein Flussdiagramm eines Verfahrens 300 zum Testen einer integrierten Speichervorrichtung 100 oder 201.

In einem ersten Schritt 301 wird die Schnittstelle 107 der integrierten Speichervorrichtung 100 oder 201 mit einer Testvorrichtung 110 verbunden. Nicht alle Anschlüsse der Schnittstelle 107 müssen mit einem Testkanal der Testvorrichtung 110 verbunden werden. Beispielsweise kann nur die erste Gruppe 108 von Daten- und Adressleitungen der Schnittstelle 107 mit Testkanälen der Testvorrichtung 110 verbunden werden. Der Takteingang 106 kann mit einer festen Signalquelle verbunden werden, die ein Taktsignal mit einer ersten Frequenz bereitstellt. Die zweite Gruppe 109 von Daten- und Adressleitungen kann möglicherweise überhaupt nicht während des Tests verbunden werden.

In einem Schritt 302 wird wenigstens ein Testkanal der Testvorrichtung 101 mit einem Taktsignal mit einer vorbestimmten ersten Frequenz f1 beaufschlagt. Zum Beispiel kann es sich bei dem ersten Taktsignal um ein Taktsignal mit einer Frequenz f1 von 4 kHz handeln. Der Testkanal kann entweder durch die Testvorrichtung 110 oder die Signalquelle 206 der integrierten Speichervorrichtung 201 beaufschlagt werden. In dem beschriebenen Ausführungsbeispiel wird angenommen, dass der Testkanal durch die Testvorrichtung 110 beaufschlagt wird.

In einem Schritt 303 wird die Frequenz des Taktsignals durch den Frequenzzähler 105 erkannt. Der Frequenzzähler 105 kann in die Steuerschaltung 104 der integrierten Speichervorrichtung 100 oder 201 integriert sein oder aber Teil der Testvorrichtung 110 sein, in Abhängigkeit der Richtung des Datenflusses. In dem beschriebenen Ausführungsbeispiel stellt die Testvorrichtung 110 das erste Taktsignal der integrierten Speichervorrichtung 100 oder 201 zur Verfügung und der Frequenzzähler 105 der integrierten Speichervorrichtung 100 oder 201 erkennt die Frequenz des zur Verfügung gestellten Taktsignals.

Das Erkennen der Frequenz des zur Verfügung gestellten Taktsignals kann beispielsweise durch Vergleich des über den Takteingang 106 bereitgestellten Taktsignals mit einer internen oder externen Signalquelle der integrierten Speichervorrichtung 100 oder 201 durchgeführt werden.

In einem Schritt 304 wird ein Betriebsparameter in Übereinstimmung mit der erkannten Frequenz f1 eingestellt. Zum Beispiel kann ein Busbreitenparameter der Steuerschaltung 104 eingestellt werden. In dem beschriebenen Ausführungsbeispiel wird die Busbreite der Schnittstelle 107 auf die vier Daten- und Adressleitungen der ersten Gruppe 108 beschränkt. Die zweite Gruppe 109 von Daten- und Adressleitungen wird deaktiviert.

Andere Betriebsparameter, die in Übereinstimmung mit einer erkannten Frequenz f1 geändert werden können, umfassen die Schnittstellengeschwindigkeit oder die Betriebsgeschwindigkeit der Steuerschaltung sowie weitere Betriebsparameter, die von besonderen Testverfahren verwendet werden. Zum Beispiel kann ein vorbestimmtes Testmuster, das über die Steuerschaltung 104 zur Verfügung gestellt wird, durch das zur Verfügung stellen und Erkennen eines Taktsignals mit einer vorbestimmten ersten Frequenz f1 aktiviert werden.

In einem Schritt 305 wird ein vorbestimmtes Testverfahren in Übereinstimmung mit dem eingestellten Betriebsparameter ausgeführt. Zum Beispiel können über die erste Gruppe von Daten- und Adressleitungen 108 der Schnittstelle 107 zur Verfügung gestellte Datenmuster in Speicherzellen 102 der Matrix 101 programmiert werden. Nachfolgend können die programmierten Werte über die erste Gruppe 108 oder die dritte Gruppe 205 von Datenleitungen durch die Testvorrichtung 110 ausgelesen werden und mit den vorher programmierten Werten verglichen werden.

Das Testen kann alternativ oder zusätzlich auch das Setzen von so genannten One-Time Programmable Registerwerten der integrierten Speichervorrichtung 100 oder 201 während der Individualisierung der integrierten Speichervorrichtung 100 oder 201 umfassen.

Nach Abschluss der im Schritt 305 ausgeführten Tests endet das Verfahren 300 oder wird im Schritt 302 mit dem Setzen eines anderen Betriebsparameters der integrierten Speichervorrichtung 100 oder 201 fortgesetzt. Zum Beispiel kann die Busbreite der Schnittstelle 107 geändert werden, um die erste und zweite Gruppe 108 und 109 von Daten- und Adressleitungen für einen nachfolgenden Test der Schnittstelle 107 selber oder zum normalen Betrieb einzuschließen.

4 zeigt ein Verfahren 400 zum Herstellen einer Speicherkarte 200 oder einer elektronischen Komponente.

In einem ersten Schritt 401 wird eine integrierte Speichervorrichtung 100 oder 201 zur Verfügung gestellt. Zum Beispiel kann ein Wafer, der eine Vielzahl von integrierten Speichervorrichtungen 100 oder 201 enthält, zur Verfügung gestellt werden. Alternativ kann der Wafer auch schon in einzelne Speichervorrichtungen 100 oder 201 zersägt worden sein.

In einem Schritt 402 wird die integrierte Speichervorrichtung 100 oder 201 getestet. Zu Testzwecken werden Anschlüsse der Schnittstelle 107 der integrierten Speichervorrichtung 100 oder 201 mit Testkanälen einer Testvorrichtung 110 verbunden. Zum Beispiel können Kontaktnadeln einer Testvorrichtung 110 auf einem Wafer mit Kontaktbereichen zum Verbinden des Takteingangs 106 und einer ersten Gruppe 108 von Daten- und Adressleitungen platziert werden. Einer oder mehrere Tests können gemäß dem in 3 dargestellten Verfahren in dem Schritt 402 ausgeführt werden.

In einem Schritt 403 wird die integrierte Speichervorrichtung 100 oder 201 in eine Speicherkarte 200 oder eine andere elektronische Komponente mit einer externen Schnittstelle 202 integriert. Zum Beispiel kann ein Wafer, der eine Vielzahl von integrierten Speichervorrichtungen 100 oder 201 enthält, in individuelle integrierte Speichervorrichtungen 100 oder 201 zersägt werden, welche dann in einem so genannten TSOP-Gehäuse oder einer Speicherkarte 200 platziert werden.

Während der Integration werden nur die Anschlüsse der Schnittstelle 107, die in einem normalen Betriebsmodus benutzt werden, mit der externen Schnittstelle 202 der Speicherkarte 200 oder der anderen elektronischen Komponente, die die integrierte Speichervorrichtung 100 oder 201 enthält, verbunden. Insbesondere werden die Anschlüsse 106 und 207 der Schnittstelle 107, die nur in dem Testbetriebsmodus benutzt werden, nicht mit der externen Schnittstelle 202 verbunden.

In einem optionalen Schritt 404 werden weitere Tests mit der Speicherkarte 200 durchgeführt. Zum Beispiel kann die externe Schnittstelle 202 getestet werden.

Wenn die in den Schritten 402 und 404 ausgeführten Tests erfolgreich beendet wurden und nachdem möglicherweise Betriebsparameter zum Betrieb der integrierten Speichervorrichtung 100 und 201 in einer normalen Benutzerbetriebsart gesetzt und gespeichert wurden, ist die Speicherkarte 200 oder die andere elektronische Komponente bereit zum Gebrauch und das Verfahren 400, das in 4 dargestellt ist, endet.

Viele Variationen der integrierten Speichervorrichtungen 100 und 201 und den Verfahren 300 und 400 sind möglich und dem Fachmann offensichtlich. Zum Beispiel kann ein weiterer Testkanal der Testvorrichtung 110 eingespart werden, wenn sowohl der Takteingang 106 als auch der Taktausgang 207 über einen gemeinsamen Anschluss der Schnittstelle 107 verbunden sind.

Um eine Zwei-Wege-Kommunikation zwischen der integrierten Speichervorrichtung 100 oder 201 und der Testvorrichtung 110 zu erlauben, kann die Signalquelle 206 der integrierten Speichervorrichtung 100 oder 201 den Taktausgang 207 mit einem Strom von 1 mA beaufschlagen. Daher wird die Frequenz des durch die Signalquelle 206 erzeugten Taktsignals durch die Testvorrichtung 110 erkannt, solange der Testkanal, der mit dem Taktausgang 207 verbunden ist, offen ist oder auf Seiten der Testvorrichtung 110 über eine hohe Impedanz verfügt.

Falls jedoch die Testvorrichtung 110 einen Betriebsparameter durch das Übertragen eines Taktsignals mit einer vorbestimmten Frequenz an den gemeinsamen Takteingang 106 und Taktausgang 207 übertragen will, kann es den Testkanal, der mit dem gemeinsamen Takteingang 106 und Taktausgang 207 verbunden ist, mit einem Strom von 20 mA beaufschlagen, sodass das von der eingebauten Signalquelle 206 erzeugte Signal überdeckt wird.

Alternativ kann ein gemeinsamer Takteingang 106 und Taktausgang 207 in einem Zeit-Multiplexverfahren verwendet werden, z. B. durch das Aktivieren der Signalquelle 206 für eine erste Zeitdauer unmittelbar nach dem Aktivieren der integrierten Speichervorrichtung 100 oder 201, z. B. für 5 ms, und durch Deaktivieren der Signalquelle 206 und Aktivieren des Frequenzzählers 105 für eine andere Zeitdauer, z. B. für die der ersten Zeitdauer nachfolgenden 5 ms.

Ein weiterer Testkanal und Anschluss der Schnittstelle 107 kann durch die Verwendung eines der Daten- und Adressleitungen der ersten Gruppe 108 zum Übertragen der Taktsignale zu und von der Speichervorrichtung 100 oder 201 eingespart werden.

Speicherkarten 200 oder andere elektronische Komponenten können eine oder eine Vielzahl integrierter Speichervorrichtungen 100 oder 201 zum Speichern großer Mengen von Daten aufweisen. Falls mehrere integrierte Speichervorrichtungen 100 oder 201 in einer Speicherkarte 200 gekapselt sind, kann die Speicherkarte 200 eine zusätzliche Steuerschaltung zum Steuern des Zugriffs der einzelnen integrierten Speichervorrichtungen 100 oder 201 enthalten.

Zusätzlich oder alternativ kann eine Steuervorrichtung dazu verwendet werden, eine externe Schnittstelle 202 mit einer ersten Busbreite mit einer internen Schnittstelle 107 mit einer unterschiedlichen Busbreite zu verbinden. Zum Beispiel kann eine Speicherkarte 200 eine externe Busbreite von 16 oder 32 Bit aufweisen, die parallel mit zwei oder vier integrierten Speichervorrichtungen 100 oder 201 mit einer internen Busbreite von 8 Bit verbunden ist.

Bezugszeichenliste

100
integrierte Speichervorrichtung
101
Matrix
102
Speicherzelle
103
Speicherzellenauswahlvorrichtung
104
Steuerschaltung
105
Frequenzzähler
106
Takteingang
107
Schnittstelle
108
erste Gruppe (von Daten- und Adressleitungen)
109
zweite Gruppe (von Daten- und Adressleitungen)
110
Testvorrichtung
200
Speicherkarte
201
integrierte Speichervorrichtung
202
externe Schnittstelle
203
Adressleitung
204
Datenleitung
205
dritte Gruppe (von Datenleitungen)
206
Signalquelle
207
Taktausgang
300
Verfahren zum Testen einer integrierten Speichervorrichtung
301–305
Verfahrensschritte
400
Verfahren zum Herstellen Speicherkarte
401–404
Verfahrensschritte


Anspruch[de]
Integrierte Speichervorrichtung (201), aufweisend:

– eine Matrix (101) von Speicherzellen (102) zum Speichern von Daten,

– eine Speicherzellenauswahlvorrichtung (103), die funktionsfähig mit der Matrix (101) zur Auswahl wenigstens einer Speicherzelle (102) der Matrix (101) verbunden ist,

– eine Schnittstelle (107), die dazu eingerichtet ist, über die Schnittstelle (107) bereitgestellte Daten in einer ausgewählten Speicherzelle (102) zu speichern und in einer ausgewählten Speicherzelle (102) gespeicherte Daten der Schnittstelle (107) zum Abruf zur Verfügung zu stellen, und

– eine Steuerschaltung (104), die funktionsfähig mit der Speicherzellenauswahlvorrichtung (103) und der Schnittstelle (107) verbunden ist und eine Signalquelle (206) aufweist, die dazu eingerichtet ist, ein Taktsignal mit unterschiedlichen Frequenzen zur Signalisierung eines vorbestimmten Betriebsparameters der integrierten Speichervorrichtung zu erzeugen, und in einer Testbetriebsart der integrierten Speichervorrichtung (201) ein Taktsignal mit einer vorbestimmten Frequenz, die dem vorbestimmten Betriebsparameter zugeordnet ist, an einem Anschluss der Schnittstelle (107) bereitzustellen.
Integrierte Speichervorrichtung (201) nach Anspruch 1,

dadurch gekennzeichnet, dass

– die Schnittstelle (107) eine Vielzahl von Daten- oder Adressleitungen (203, 204) aufweist und dazu eingerichtet ist, in einer ersten Schnittstellenbetriebsart betrieben zu werden, in der eine erste Gruppe (108) von Daten- oder Adressleitungen (203, 204) als Datenbus mit einer ersten Busbreite verwendet wird, und in einer zweiten Schnittstellenbetriebsart, in der eine zweite Gruppe (109) von Daten- oder Adressleitungen (203, 204) als Datenbus mit einer zweiten Busbreite benutzt wird, und

– die Signalquelle (206) dazu eingerichtet ist, ein Taktsignal mit einer ersten Frequenz bereitzustellen, wenn die Schnittstelle (107) in der ersten Schnittstellenbetriebsart betrieben wird, und ein Taktsignal mit einer zweiten Frequenz bereitzustellen, wenn die Datenschnittstelle (107) in der zweiten Schnittstellenbetriebsart betrieben wird.
Integrierte Speichervorrichtung (201) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass

– die Schnittstelle (107) oder die Steuerschaltung (104) dazu eingerichtet sind, mit einer ersten Betriebsgeschwindigkeit und mit einer zweiten Betriebsgeschwindigkeit betrieben zu werden, und

– die Signalquelle (206) dazu eingerichtet ist, ein Taktsignal mit einer ersten Frequenz bereitzustellen, wenn die Schnittstelle (107) oder die Steuerschaltung (104) mit einer ersten Geschwindigkeit betrieben wird, und ein Taktsignal mit einer zweiten Frequenz bereitzustellen, wenn die Schnittstelle (107) oder die Steuerschaltung (104) mit einer zweiten Geschwindigkeit betrieben wird.
Integrierte Speichervorrichtung (201) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass

– die Steuerschaltung (104) dazu eingerichtet ist, die Signalquelle (206) für eine vorbestimmte Zeitdauer zu aktivieren, insbesondere für eine vorbestimmte Zeitdauer nach der Aktivierung der integrierten Speichervorrichtung (201).
Integrierte Speichervorrichtung (100, 201), aufweisend

– eine Matrix (101) von Speicherzellen (102) zum Speichern von Daten,

– eine Speicherzellenauswahlvorrichtung (103), die funktionsfähig mit der Matrix (101) zur Auswahl wenigstens einer Speicherzelle (102) der Matrix (101) verbunden ist,

– eine Schnittstelle (107), die dazu eingerichtet ist, über die Schnittstelle (107) bereitgestellte Daten in einer ausgewählten Speicherzelle (102) zu speichern und in einer ausgewählten Speicherzelle (102) gespeicherte Daten der Schnittstelle (107) zum Abruf zur Verfügung zu stellen, und

– eine Steuerschaltung (104), die funktionsfähig mit der Speicherzellenauswahlvorrichtung (103) und der Schnittstelle (107) verbunden ist und einen Frequenzzähler (105) aufweist, der dazu eingerichtet ist, eine Frequenz eines Taktsignals zu erkennen, das über einen vorbestimmten Anschluss der Schnittstelle (107) bereitgestellt wird und in einer Testbetriebsart der integrierten Speichervorrichtung (100, 201) einen Betriebsparameter, der der erkannten Frequenz des Taktsignals zugeordnet ist, einzustellen.
Integrierte Speichervorrichtung (100, 201) nach Anspruch 5, dadurch gekennzeichnet, dass

– die Datenschnittstelle (107) eine Vielzahl von Daten- oder Adressleitungen (203, 204) aufweist und dazu eingerichtet ist, in einer ersten Schnittstellenbetriebsart betrieben zu werden, in der eine erste Gruppe (108) von Daten- oder Adressleitungen (203, 204) als Datenbus mit einer ersten Busbreite verwendet wird, und in einer zweiten Schnittstellenbetriebsart betrieben zu werden, in der eine zweite Gruppe (109) von Daten- und Adressleitungen (203, 204) als Datenbus mit einer zweiten Busbreite verwendet wird, und

– die Steuerschaltung (104) dazu eingerichtet ist, die Schnittstelle (107) in die erste Schnittstellenbetriebsart zu schalten, wenn der Frequenzzähler (107) ein Taktsignal mit einer ersten Frequenz erkennt, und die Schnittstelle (107) in die zweite Schnittstellenbetriebsart zu schalten, wenn der Frequenzzähler (105) ein Taktsignal mit einer zweiten Frequenz erkennt.
Integrierte Speichervorrichtung (100, 201) nach Anspruch 5, dadurch gekennzeichnet, dass

– die Schnittstelle (107) oder die Steuerschaltung (104) dazu eingerichtet ist, in einer ersten Geschwindigkeit oder mit einer zweiten Geschwindigkeit betrieben zu werden, und

– die Steuerschaltung (104) dazu eingerichtet ist, die Schnittstelle (107) oder die Steuerschaltung (104) auf die erste Geschwindigkeit zu schalten, wenn der Frequenzzähler (107) ein Taktsignal mit einer ersten Frequenz erkennt, und die Schnittstelle (107) oder die Steuerschaltung (104) auf eine zweite Geschwindigkeit zu schalten, wenn der Frequenzzähler (107) ein Taktsignal mit einer zweiten Frequenz erkennt.
Integrierte Speichervorrichtung (100, 201) nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass

– der Frequenzzähler (107) dazu eingerichtet ist, die Frequenz des Taktsignals innerhalb einer vorbestimmten Zeitdauer zu erkennen, insbesondere für eine vorbestimmte Zeitdauer nach der Aktivierung der integrierten Speichervorrichtung (100, 201).
Integrierte Speichervorrichtung (201) gemäß einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, dass

– die Steuerschaltung (104) des Weiteren eine Signalquelle (206) aufweist, die dazu eingerichtet ist, ein Taktsignal unterschiedlicher Frequenzen zu erzeugen und in einer Testbetriebsart der integrierten Speichervorrichtung (201) ein Taktsignal mit einer vorbestimmten Frequenz, die einem vorbestimmten Betriebsparameter zugeordnet ist, an einem Anschluss der Schnittstelle (107) bereitzustellen.
Integrierte Speichervorrichtung (201) nach Anspruch 9,

dadurch gekennzeichnet, dass

– das durch den Frequenzzähler (107) erkannte Taktsignal und das durch die Signalquelle (206) bereitgestellte Taktsignal über denselben Anschluss der Schnittstelle (107) bereitgestellt werden und

– das über die Schnittstelle (107) zur Erkennung bereitgestellte Taktsignal das von der Signalquelle an die Schnittstelle (107) bereitgestellte Signal überdeckt.
Integrierte Speichervorrichtung (201) gemäß Anspruch 9,

dadurch gekennzeichnet, dass

– das durch den Frequenzzähler (107) erkannte Taktsignal und das von der Signalquelle (206) bereitgestellte Taktsignal über denselben Anschluss der Schnittstelle (107) bereitgestellt werden und

– während einer ersten Zeitdauer des Betriebs der integrierten Speichervorrichtung (201) der Signalmodulator (206) ein Taktsignal über die Schnittstelle (107) bereitstellt und während einer zweiten Zeitperiode des Betriebs der integrierten Speichervorrichtung (201) der Frequenzzähler (107) die Frequenz eines über die Schnittstelle (107) bereitgestellten Taktsignals erkennt.
Integrierte Speichervorrichtung (100, 201) nach einem der Ansprüche 5 bis 11, dadurch gekennzeichnet, dass die integrierte Speichervorrichtung (100, 201) zusätzlich ein Deaktivierungsmittel zum zumindest teilweise Deaktivieren des Frequenzzählers (105) aufweist. Integrierte Speichervorrichtung (100, 201) nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass der Betriebsparameter einer der folgenden Parameter ist:

Adressbusbreite der Schnittstelle, Datenbusbreite der Schnittstelle, Schnittstellengeschwindigkeit, Geschwindigkeit der Steuerschaltung, Matrixgröße, Steuerschaltungsfehlercode, Start- oder Stopp-Signal zur Aktivierung oder Deaktivierung von vorbestimmten Operationen, insbesondere Schreib-, Lese- oder Löschoperationen, die in einem eingebauten Selbsttest oder zur Ausgabe von Statusinformationen verwendet werden.
Integrierte Speichervorrichtung (100, 201) nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass die integrierte Speichervorrichtung (100, 201) zusätzlich ein Deaktivierungsmittel zum zumindest teilweise Deaktivieren der Steuerschaltung (104) oder der Signalquelle (206) aufweist. Verfahren (300) zum Testen einer integrierten Speichervorrichtung (100, 201), aufweisend die Schritte:

– Verbinden einer Schnittstelle (107) einer integrierten Speichervorrichtung (100, 201) mit einer Testvorrichtung (110),

– Beaufschlagen eines Testkanals der Testvorrichtung (110) mit einem Taktsignal mit einer vorbestimmten ersten Frequenz, die einem ersten Betriebsparameter zugeordnet ist,

– Erkennen der ersten Frequenz des Taktsignals durch einen Frequenzzähler (105),

– Einstellen eines Betriebsparameters gemäß der erkannten ersten Frequenz und

– Ausführen eines Tests gemäß dem eingestellten Betriebsparameter.
Verfahren (300) nach Anspruch 15,

dadurch gekennzeichnet, dass

– die Testvorrichtung (110) einen Frequenzzähler (105) aufweist und

– das Taktsignal durch die integrierte Speichervorrichtung (100, 201) erzeugt und durch den Frequenzzähler (105) der Testvorrichtung (110) erkannt wird.
Verfahren (300) gemäß Anspruch 15,

dadurch gekennzeichnet, dass

– die Speichervorrichtung (100, 201) einen Frequenzzähler (105) aufweist und

– das Taktsignal durch die Testvorrichtung (110) erzeugt wird und durch den Frequenzzähler (105) der integrierten Speichervorrichtung (100, 201) erkannt wird.
Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass

– in dem Schritt des Verbindens der Schnittstelle (107) nur einer erste Gruppe (108) von Daten- oder Adressleitungen (203, 204) der Datenschnittstelle (107) mit der Testvorrichtung (110) verbunden wird,

– in dem Schritt des Einstellens des Betriebsparameters die Schnittstelle (107) in eine erste Schnittstellenbetriebsart geschaltet wird, in der nur die erste Gruppe (108) von Daten- oder Adressleitungen (203, 204) als Datenbus mit einer ersten Busbreite verwendet wird, und

– in dem Schritt des Ausführens des Tests, Testdaten von und zu der integrierten Speichervorrichtung (100, 201) mit der ersten Busbreite übertragen werden.
Verfahren (300) nach Anspruch 17 oder 18, dadurch gekennzeichnet, dass

nach dem Ausführen des Tests gemäß dem eingestellten Betriebsparameter die nachfolgenden Schritte ausgeführt werden:

– Beaufschlagen des Testkanals der Testvorrichtung (110) mit einem Taktsignal mit einer vorbestimmten zweiten Frequenz, die einem vorbestimmten Betriebsparameter zugeordnet ist,

– Erkennen der zweiten Frequenz des Taktsignals durch den Frequenzzähler (105),

– Einstellen eines Betriebsparameters gemäß der erkannten zweiten Frequenz.
Elektronische Komponente, insbesondere Speicherkarte (200), aufweisend:

– eine externe Schnittstelle (202)

– eine integrierten Speichervorrichtung (100, 201) mit einer anderen Schnittstelle (107), aufweisend wenigstens einen Anschluss zum Bereitstellen eines Taktsignals an oder von der Speichervorrichtung (100, 201) gemäß einem der Ansprüche 1 bis 14, wobei die integrierte Speichervorrichtung (100, 201) dazu eingerichtet ist, unter Verwendung des Anschlusses der anderen Schnittstelle (107) getestet zu werden, und in der elektronischen Komponente gekapselt ist, wobei der Anschluss zum Bereitstellen des Taktsignals, nicht durch die externe Schnittstelle (202) erreichbar ist.
Elektronische Komponente gemäß Anspruch 20, dadurch gekennzeichnet, dass

– der wenigstens eine Anschluss zum Bereitstellen eines Taktsignals physikalisch von der externen Schnittstelle (202) getrennt ist.
Elektronische Komponente gemäß Anspruch 20, dadurch gekennzeichnet, dass

– der wenigstens eine Anschluss zum Bereitstellen eines Taktsignals durch das Speichern eines Steuerwerts in einem nicht flüchtigen Speicherelement der integrierten Speichervorrichtung (100, 201) deaktivierbar ist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com