PatentDe  


No Patent No Titel
1 DE102006027504A1 Randabschlussstruktur von MOS-Leistungstransistoren hoher Spannungen
2 DE102005059035B4 Isolationsgrabenstrukturen für hohe Spannungen
3 DE102006026363A1 Transport- und Dockingsystem für Reinraumanwendungen
4 DE102005059034B4 SOI-Isolationsgrabenstrukturen
5 DE112005003347A5 Vertikale PIN oder NIP Fotodiode und Verfahren zur Herstellung, kompatibel zu einem konventionellen CMOS-Prozess
6 EP1820035 TEST VON EINGEBETTETEN SCHALTUNGEN MIT HILFE EINER SEPARATEN VERSORGUNGSSPANNUNG
7 DE112005003278A5 Elektrische Messung der Dicke einer Halbleiterschicht
8 DE112006000117A5 Elektrische Bestimmung der Verbindungsqualität einer gebondeten Scheibenverbindung
9 DE102006013670A1 Breitbandig entspiegelte optische Bauteile mit gekrümmten Oberflächen
10 DE102006002753A1 Verfahren und Anordnung zur Bewertung der Unterätzung von tiefen Grabenstrukturen in SOI-Scheiben
11 DE112005002812A5 Test von eingebetteten Schaltungen mit Hilfe einer separaten Versorgungs-Spannung
12 DE112005002310A5 Zweistufiger Oxidationsprozess für Halbleiterscheiben
13 DE112005002169A5 Elektrische Ermittlung der Dicke von Halbleitermembranen durch Energieeintrag
14 DE102005059035A1 Isolationsgrabenstruktur für hohe Spannungen
15 DE102005059034A1 Isolationsgrabenstruktur
16 EP1625368 SCHALTUNGSANORDNUNG UND VERFAHREN ZUM AUSLESEN ELEKTRONISCHER SIGNALE AUS HOCHAUFLOESENDEN THERMISCHEN SENSOREN
17 DE102005048362A1 Verfahren zur Verringerung des Siliziumverbrauchs bei der Erzeugung von selbstorganisierten Nanostrukturen im Gebiet der Fensteröffnungen von integrierten Schaltkreisen mit optoelektronischen Komponenten und von diskreten optoelektronischen Bauelementen
18 DE102005048359A1 IR Fenster mit hoher Transmission
19 DE102005048361A1 Verfahren zur lokalen Beschichtung von Halbleiterschaltungen und diskreten Bauelementen mit einer thermischen SiO2-Schicht, deren Oberflächen Gebiete mit nadelförmigen Strukturen in Nanometerdimensionen enthalten
20 DE102005048365A1 Verfahren zur Entspiegelung von fotoelektronischen Bauelementen durch selbstorganisierte Nanostrukturen und entsprechende Bauelemente
21 DE102005048360A1 Mit dem RIE-Verfahren erzeugte selbstorganisierte Nanostrukturen auf Siliziumbasis als breitbandige optische Absorber
22 DE102005048363A1 Verfahren zum Schutz empfindlicher Nanostrukturen
23 DE102004051113B4 Verfahren und Messanordnung zur elektrischen Ermittlung der Dicke von Halbleitermembranen durch Energieeintrag
24 DE102004053077B4 Vertikale PIN-Fotodiode und Verfahren zur Herstellung, kompatibel zu einem konventionellen CMOS-Prozess
25 EP1692706 NICHTFLÜCHTIGE HALBLEITER-LATCH MIT HEISSELEKTRONEN-INJEKTIONSEINRICHTUNGEN
26 DE102005010944A1 Verfahren zur Herstellung eines Trägerscheibenkontaktes in grabenisolierten integrierten SOI Schaltungen mit Hochspannungsbauelementen
27 DE10350460B4 Verfahren zur Herstellung von mikromechanische und/ oder mikroelektronische Strukturen aufweisenden Halbleiterbauelementen, die durch das feste Verbinden von mindestens zwei Halbleiterscheiben entstehen, und entsprechende Anordnung
28 DE19707325B8 Verfahren zum Prüfen integrierter Schaltkreise
29 DE102004055181B3 Verfahren und Anordnung zur elektrischen Messung der Dicke von Halbleiterschichten
30 DE102004051113A1 Verfahren und Anordnung zur elektrischen Ermittlung der Dicke von Halbleitermembranen durch Energieeintrag
31 DE102004011035B4 Verfahren zur Prüfung der Dichtigkeit von Scheibenbondverbindungen und Anordnung zur Durchführung des Verfahrens
32 DE102004053077A1 Vertikale PIN-Fotodiode und Verfahren zur Herstellung, kompatibel zu einem konventionellen CMOS-Prozess
33 DE20320790U1 Anordnung zur linearen elektrostatischen Anregung von oberflächenmechanischen Trägheitssensoren zur Kontrolle des mechanischen Verhaltens
34 WO2004106875 Schaltungsanordnung und Verfahren zum Auslesen elektronischer Signale aus hochauflösenden thermischen Sensoren
35 DE102004022781A1 SOI-Scheiben mit MEMS-Strukturen und verfüllten Isolationsgräben definierten Querschnitts
36 EP1581967 ERZEUGEN HERMETISCH DICHT GESCHLOSSENER, DIELEKTRISCH ISOLIERENDER TRENNGRAEBEN (TRENCHES)
37 DE10322860B4 Schaltungsanordnung zum Auslesen elektronischer Signale aus hochauflösenden thermischen Sensoren
38 WO2004051739 Erzeugen hermetisch dicht geschlossener dielektrisch isolierender Trenngraeben (trenches)
39 DE102004011035A1 Verfahren zur Prüfung der Dichtigkeit von Scheibenbondverbindungen und Anordnung zur Durchführung des Verfahrens
40 DE10350460A1 Verfahren zum Verbinden prozessierter Halbleiterscheiben bei dem neben dem festen isolierenden Zusammenfügen auch eine elektrische Verbindung hergestellt wird und entsprechende Anordnung
41 DE10322860A1 Schaltungsanordnung zum Auslesen elektronischer Signale aus hochauflösenden thermischen Sensoren
42 DE10317748A1 Teststruktur zur Überprüfung von Isoliergrabenätzungen in SOI Scheiben und Verfahren zur Durchführung
43 DE19654504C2 Verfahren und Vorrichtung zum Prüfen integrierter Schaltkreise
44 DE19715455C2 Schaltungsanordnung für differentiellen Treiber
45 EP1186102 VERFAHREN UND VORRICHTUNG ZUR OPEN-LOAD-DIAGNOSE EINER SCHALTSTUFE
1

IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com