



19 **BUNDESREPUBLIK
DEUTSCHLAND**



**DEUTSCHES
PATENT- UND
MARKENAMT**

12 **Patentschrift**
10 **DE 100 54 585 C 2**

51 Int. Cl.⁷:
G 05 F 1/56
G 05 F 1/575
G 05 F 1/565
G 05 F 3/16

21 Aktenzeichen: 100 54 585.8-32
22 Anmeldetag: 3. 11. 2000
43 Offenlegungstag: 23. 5. 2002
45 Veröffentlichungstag
der Patenterteilung: 24. 7. 2003

DE 100 54 585 C 2

Innerhalb von 3 Monaten nach Veröffentlichung der Erteilung kann Einspruch erhoben werden

73 **Patentinhaber:**
Infineon Technologies AG, 81669 München, DE

74 **Vertreter:**
Westphal, Mussnug & Partner, 80336 München

72 **Erfinder:**
Wachter, Franz, Villach, AT; Aichriedler, Leo, Villach, AT


56 **Für die Beurteilung der Patentfähigkeit in Betracht
gezogene Druckschriften:**

DE 696 05 915 T2
US 54 08 173 A
EP 09 90 967 A2

U.Tietze, C.Schenk: Halbleiter-Schaltungstechnik
9. Aufl. 1990, Abb. 18.11 S. 544;

54 **Spannungsregler**

57 **Spannungsregler zum Versorgen einer an seinen Aus-
gang anschließbaren Last (R_L, C_L) mit
einem Operationsverstärker (OP), der zwei Differenzein-
gänge und einen Ausgang aufweist,
einer Referenzspannungsquelle (Q), an die einer der bei-
den Differenzeingänge angeschlossen ist und die eine Re-
ferenzspannung (V_{ref}) erzeugt,
einem Transistor (T_1), dessen Steueranschluss mit dem
Ausgang des Operationsverstärkers (OP) gekoppelt ist
und dessen gesteuerte Strecke zwischen einen Pol einer
Versorgungsspannung (VDD) und den Ausgang (out) des
Spannungsreglers geschaltet ist,
einem Rückkopplungsnetzwerk (R_1, R_2), das zwischen den
Ausgang (out) des Spannungsreglers und den anderen
Eingang des Operationsverstärkers (OP) geschaltet ist,
und
einer mit dem einem Eingang des Operationsverstärkers
(OP) zuordenbaren Signalzweig und dem Ausgang (out)
des Spannungsreglers gekoppelten Einrichtung zum Sub-
trahieren einer der Last am Ausgang (out) des Span-
nungsreglers entsprechenden Kompensationsspannung
von der Referenzspannung (V_{ref}), dadurch gekennzeich-
net, dass in der Einrichtung zum Subtrahieren einer Kom-
pensationsspannung von der Referenzspannung
ein weiterer Transistor (T_2) vorgesehen ist, dessen Steu-
eranschluss mit dem Steueranschluss des einen Transis-
tors (T_1) verbunden ist und dessen gesteuerte Strecke
unter Zwischenschaltung eines Widerstands (R_3) der
Laststrecke des anderen Transistors (T_1) parallel geschal-
tet ist.**



DE 100 54 585 C 2

[0001] Die Erfindung betrifft einen linearen Spannungsregler zum Versorgen einer an seinen Ausgang anschließbaren Last, der insbesondere einen Operationsverstärker mit zwei Differenzeingängen und einem Ausgang sowie eine Referenzspannungsquelle, an die einer der beiden Differenzeingänge angeschlossen ist und die eine Referenzspannung erzeugt, aufweist. Des Weiteren sind ein Transistor, dessen Steueranschluss mit dem Ausgang des Operationsverstärkers gekoppelt ist und dessen gesteuerte Strecke zwischen einen Pol einer Versorgungsspannung und den Ausgang des Spannungsreglers geschaltet ist, und ein Rückkopplungsnetzwerk, das zwischen den Ausgang des Spannungsreglers und den anderen Eingang des Operationsverstärkers geschaltet ist, vorgesehen, wobei eine mit dem einen Eingang des Operationsverstärkers zuordenbaren Signalzweig und dem Ausgang des Spannungsreglers gekoppelte Einrichtung zum Subtrahieren eine der Last am Ausgang des Spannungsreglers entsprechende Kompensationsspannung von der Referenzspannung subtrahiert.

[0002] Ein derartiger Spannungsregler ist beispielsweise aus der US 5,408,173 A bekannt. Aus der EP 0 990 967 A2 ist es zudem bekannt, den Laststrom durch eine Last über einen Hilfstransistor zu bestimmen, welcher mit dem Laststrom einen gemeinsamen Steueranschluss besitzt.

[0003] Lineare Spannungsregler in BICDMOS-, Bipolar, CMOS- oder DMOS-Technologie werden in der Automobiltechnik beispielsweise zur Spannungsversorgung von CAN-Bus-Transceivern (CAN-Bus = Controller Area Network Bus) eingesetzt.

[0004] Bei variabler Eingangsspannung ist dabei die Ausgangsspannung mit einem maximal zulässigen Fehler von $\pm 4\%$ über Fertigung, Last und Temperatur auf eine Spannung von 5 V auszuregeln. Da der CAN-Bus-Transceiver je nach Betriebszustand extreme Lastsprünge am Spannungsregler verursacht, wird die geregelte Spannung üblicherweise mit einem externen Kondensator im Kapazitätsbereich von $1 \mu\text{F}$ bis $100 \mu\text{F}$ gestützt. Innerhalb dieses großen kapazitiven Lastbereiches ist für die Stabilität des Regelkreises zu garantieren. Dies gilt auch bei vollständigem Lastabfall.

[0005] Ein üblicher linearer Spannungsregler ist beispielsweise aus U. Tietze, Halbleiter-Schaltungstechnik, 9. Aufl. 1990, **Abb.** 18.11, S. 544 bekannt und in **Fig.** 1 der Zeichnung gezeigt.

[0006] Unter der Annahme eines idealen Operationsverstärkers OP ergibt sich die Ausgangsspannung V_{out} in Abhängigkeit von über einen MOS-Transistor T angesteuerten Rückkopplungswiderständen R_1 und R_2 sowie einer am Eingang des Operationsverstärkers OP anliegenden Referenzspannung V_{ref} zu

$$V_{out} = V_{ref} \left(1 + \frac{R_1}{R_2} \right) \quad 2.1$$

[0007] Zur Untersuchung der Stabilität des Regelkreises sei nun die Übertragungsfunktion der offenen Schleife mit Hilfe des in **Fig.** 2 dargestellten Kleinsignalersatzschaltbildes betrachtet.

[0008] Unter der Annahme, dass der Rückkopplungs-Widerstandsteiler mit den Rückkopplungswiderständen R_1 und R_2 hochohmig gegenüber einem an dem Ausgang out angeschlossenen Lastwiderstand R_L ist ($R_1 + R_2 \gg R_L \parallel R_0$), kann man den Regelkreis in der gezeigten Weise aufschneiden. Zur Berechnung der Übertragungsfunktion v_{out}/v_{in} gilt dann

$$k_2 = \frac{R_2}{R_1 + R_2} \quad 2.2$$

und

$$v_{gs} = A k_2 v_{in} - v_{out} \quad 2.3$$

$$g_m v_{gs} = i_{out} + \frac{v_{out}}{r_0} = v_{out} \left(\frac{1}{Z_L} + \frac{1}{r_0} \right) \quad 2.4$$

[0009] Aus den Gleichungen 2.2 und 2.3 ergibt sich somit

$$\frac{v_{out}}{v_{in}} = \frac{A k_2 g_m Z_L}{1 + Z_L \left(g_m + \frac{1}{r_0} \right)}, \quad 2.5$$

wobei A die komplexe Spannungsverstärkung des Operationsverstärkers OP, g_m die Transkonduktanz des MOS-Transistors T, r_0 der differentielle Ausgangswiderstand des MOS-Transistors T, k_1 eine Konstante und Z_L die komplexe Lastimpedanz (Widerstand R_L und Kondensator C_L) darstellen. Betrachtet man nur harmonische Vorgänge, gilt für die Last

$$\underline{Z}_L = \frac{R_L}{1 + j \frac{\omega}{\omega_L}}, \quad 2.6$$

mit

$$\omega_L = \frac{1}{R \cdot C}, \quad 10$$

[0010] Vernachlässigt man in der Spannungsverstärkung des Operationsverstärkers OP die Pole und Nullstellen höherer Ordnung, dann gilt in Abhängigkeit von der Kreisfrequenz ω :

$$\underline{A} = \frac{A_0}{1 + j \frac{\omega}{\omega_A}}, \quad 2.7$$

wobei ω_A für die Eckfrequenz des Operationsverstärkers OP steht.

[0011] Setzt man Gleichungen 2.6 und 2.7 in Gleichung 2.5 ein, ergibt sich für die Übertragungsfunktion des offenen Kreises mit V als Verstärkung und k_2 als Teilerfaktor des Widerstandsteilers

$$\frac{v_{out}}{v_{in}} = V \frac{1}{\left(1 + j \frac{\omega}{\omega_{p1}}\right) \left(1 + j \frac{\omega}{\omega_{p2}}\right)} \quad 2.8$$

mit

$$V = \frac{k_2 A_0 g_m R_L r_o}{R_L + r_o + R_L r_o g_m}, \quad \omega_{p1} = \omega_L \frac{R_L + r_o + R_L r_o g_m}{r_o}, \quad \omega_{p2} = \omega_A \frac{R_L + r_o + R_L r_o g_m}{r_o (1 + R_L g_m)}. \quad 35$$

[0012] Es entstehen zwei Pole ω_{p1} und ω_{p2} , die bei einer realistischen Dimensionierung sehr nahe aneinander zu liegen kommen. Erfüllt man die Forderungen an Regelgenauigkeit und Offset des linearen Spannungsreglers, benötigt man eine hohe Spannungsverstärkung A_0 des Operationsverstärkers OP, wodurch die Phasenreserve sehr klein bzw. bei entsprechender Lage der Singularitäten höherer Ordnung sogar negativ wird. Damit neigt der Regelkreis zur Instabilität. Ein derartiger Spannungsregler ist beispielsweise aus der DE 696 05 915 T2 bekannt.

[0013] Die zu einer Stabilisierung der Schaltung notwendige Bedingung $\omega_A \ll \omega_L$ lässt sich nicht umsetzen, da eine externe Frequenzkompensation in der Regel nicht erwünscht ist. Integrierte Kapazitäten können aber nur mit einem sehr hohem Flächenaufwand realisiert werden, was einen nicht zu vernachlässigenden zusätzlichen Aufwand darstellen würde.

[0014] Aus der US 5,408,173 A ist bekannt, die Referenzspannung in Abhängigkeit des Ausgangsstroms zu verändern, wobei hier ein Strommesswiderstand im Lastpfad angeordnet ist. Dieser Widerstand im Lastpfad ist jedoch aufgrund seines Leistungsverbrauchs von Nachteil.

[0015] Aufgabe der Erfindung ist es daher, einen Spannungsregler anzugeben, der die Nachteile des Spannungsreglers nach Fig. 1 nicht aufweist und ohne Strommesswiderstand im Lastpfad auskommt.

[0016] Die Aufgabe wird gelöst durch einen Spannungsregler gemäß Patentanspruch 1. Ausgestaltungen und Weiterbildungen des Erfindungsgedankens sind Gegenstand von Unteransprüchen.

[0017] Durch die Lastabhängigkeit der Führungsgröße wird vorteilhafterweise eine Schleife im eigentlichen Regelkreis gebildet, deren Übertragungsfunktion eine Grenzfrequenz aufweist, die wesentlich höher als die Grenzfrequenz des innen nicht gegengekoppelten Verstärkers ist. Die Verschiebung der inneren Grenzfrequenz bewirkt die Stabilität des äußeren Kreises. Bei gleichbleibender Bandbreite wird dabei nur die Verstärkung durch die innere Gegenkoppelung reduziert.

[0018] Erreicht wird dies bei einem Spannungsregler der eingangs genannten Art dadurch, dass ein weiterer Transistor vorgesehen ist, dessen Steueranschluss mit dem Steueranschluss des einen Transistors verbunden ist und dessen gesteuerte Strecke unter Zwischenschaltung eines Widerstands der Laststrecke des anderen Transistors parallel geschaltet ist. Mit Hilfe des weiteren Transistors wird an dem Widerstand die lastabhängige Spannung abgebildet, die dann weiterverarbeitet werden kann. Die beiden Transistoren sind vorzugsweise aufeinander abgestimmt.

[0019] Bevorzugt wird dabei durch die Einrichtung zum Erzeugen der Kompensationsspannung der in die Last fließenden Strom ausgewertet.

[0020] Dabei kann als Transistor ein MOS-Feldeffekttransistor vorgesehen werden, der eine Schwellspannung auf-

weist und an dem eine Gate-Source-Spannung anliegt, wobei die Kompensationsspannung gleich der Differenz von Gate-Source-Spannung und Schwellspannung multipliziert mit einer Konstanten ist.

[0021] Vorzugsweise ist die Konstante dabei möglichst hoch, d. h. so hoch, dass die gestellten Anforderungen an den Gleichstrom-Ausgangswiderstand gerade noch erfüllt werden.

5 [0022] Der Strom durch die gesteuerte Strecke des weiteren Transistors kann mittels eines Stromspiegels abgenommen und dem Eingangskreis des Operationsspiegel zugeführt werden derart, dass der Ausgangsstrom des Stromspiegels von einem der Referenzspannung entsprechenden Strom im Eingangskreis subtrahiert wird.

[0023] Um eine Zentrierung der Ausgangsspannung auf einen mittleren Laststrom zu erreichen, kann der Operationsverstärker zu seinem immanenten Offset einen zusätzlichen Offset erhalten.

10 [0024] Die Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung dargestellten Ausführungsbeispiele näher erläutert, wobei gleiche Elemente mit gleichen Bezugszeichen versehen sind. Es zeigt:

[0025] Fig. 1 das Prinzipschaltbild eines Linearen Spannungsreglers nach dem Stande der Technik,

[0026] Fig. 2 das Kleinsignal-Ersatzschaltbild des Spannungsreglers nach Fig. 1,

[0027] Fig. 3 das Prinzipschaltbild des Linearen Spannungsreglers nach Fig. 1 bei Störgrößenaufschaltung,

15 [0028] Fig. 4 das Kleinsignal-Ersatzschaltbild des Spannungsreglers nach Fig. 1 zur Berechnung des Ausgangswiderstandes,

[0029] Fig. 5 das Kleinsignal-Ersatzschaltbild des Linearen Spannungsreglers nach Fig. 1 bei Störgrößenaufschaltung

[0030] Fig. 6 ein Ausführungsbeispiel eines lastpolstabilisierten Linearreglers gemäß der Erfindung,

[0031] Fig. 7 den Verlauf der Ausgangsspannung eines erfindungsgemäßen Spannungsreglers über dem Laststrom,

20 [0032] Fig. 8 den Verlauf des Phasenrands in Abhängigkeit von der kapazitiven Last und

[0033] Fig. 9 die Bode Diagramme von kompensiertem und unkompensiertem Verstärker im Vergleich.

[0034] Neben $\omega_A \ll \omega_L$ würde auch $\omega_A \gg \omega_L$ eine stabile Regelung bewirken, wobei die Last den dominanten Pol bildet. Fig. 3 zeigt eine Störgrößenaufschaltung, die das Verlagern von ω_A zu größeren Frequenzen hin zum Ziel hat.

25 [0035] In dieser Schaltung wird erfindungsgemäß von der Referenzspannung V_{ref} eine kleine lastabhängige Spannung $k_1(V_{gs} - V_{th})$ subtrahiert, wobei V_{th} für die Schwellspannung eines MOS-Feldeffekttransistors vom n-Kanal-Typ steht. Das hat zur Folge, dass mit zunehmender Last die Regelspannung abnimmt, d. h. der Ausgangswiderstand des Reglers nimmt zu. Zur Berechnung des Ausgangswiderstandes wird im folgenden vom entsprechenden Kleinsignal-Ersatzschaltbild nach Fig. 4 ausgegangen:

$$30 \quad v_{gs} = A_0 v_d + v_{out} = A_0 (k_2 v_{out} - k_1 v_{gs}) + v_{out} \quad 2.9$$

und

$$35 \quad i_{out} = i_1 + i_2 + i_3 = g_m v_{gs} + v_{out} \left(\frac{1}{r_o} + \frac{1}{R_1 + R_2} \right) \quad 2.10$$

40 ergibt durch Eliminierung der Gate-Source Spannung

$$45 \quad r_{out} = \frac{v_{out}}{i_{out}} = \frac{1}{g_m \frac{1 + A_0 k_2}{1 + A_0 k_1} + \frac{1}{r_o} + \frac{1}{R_1 + R_2}} = r_o \parallel (R_1 + R_2) \parallel \frac{1 + A_0 k_1}{g_m (1 + A_0 k_2)}. \quad 2.11$$

[0036] Unter der Annahme eines idealen Operationsverstärkers OP mit sehr großer Verstärkung A_0 , sehr großem r_o und sehr großem $R_1 + R_2$ wird aus Gleichung 2.11

$$50 \quad r_{out} = \frac{k_1}{g_m k_2}. \quad 2.12$$

[0037] Zugunsten der Stabilität des Regelkreises (siehe unten) ist dabei die Konstante k_1 möglichst groß zu wählen, so dass die Anforderungen an den Gleichstrom-Ausgangswiderstand des Spannungsreglers gerade noch erfüllt werden.

55 [0038] Zur Berechnung der Übertragungsfunktion des offenen Kreises wird von einem zu Figur. 2 analogen Kleinsignal-Ersatzschaltbild ausgegangen (Fig. 5):
Die Gleichung 2.3 ändert sich dann zu

$$60 \quad v_{gs} = \underline{A}(k_2 v_{in} - k_1 v_{gs}) - v_{out} \quad 2.13$$

[0039] Mit 2.4 und 2.5 ergibt sich die Übertragungsfunktion zu

$$65 \quad \frac{v_{out}}{v_{in}} = \frac{\underline{A} k_2 g_m \underline{Z}_L}{(1 + \underline{A} k_1) \left(1 + \frac{\underline{Z}_L}{r_o} \right) + \underline{Z}_L g_m}. \quad 2.14$$

[0040] Wie eingangs erläutert errechnet sich der offene Kreis bei einem Übergang zu harmonischen Schwingungen zu

$$\frac{v_{out}}{v_{in}} = V' \frac{1}{\left(1 + j \frac{\omega}{\omega_{p1}}\right) \left(1 + j \frac{\omega}{\omega_{p2}}\right)}, \quad 2.15$$

wobei für die Verstärkung und die Pole gilt

$$V' = \frac{k_2 A_0 g_m R_L r_o}{k_1 A_0 (R_L + r_o) + R_L + r_o + R_L r_o g_m}, \quad 10$$

$$\omega_{p1}' = \omega_L \frac{k_1 A_0 (R_L + r_o) + R_L + r_o + R_L r_o g_m}{r_o (1 + k_1 A_0)}, \quad \omega_{p2}' = \omega_A \frac{k_1 A_0 (R_L + r_o) + R_L + r_o + R_L r_o g_m}{r_o (1 + R_L g_m)}. \quad 15$$

[0041] Durch die Konstante k_1 wird die Verstärkung reduziert, und ω_{p2} aus Gleichung 2.8 erfährt eine Verschiebung

$$\omega_{p2}' = \omega_{p2} + \omega_A \frac{k_1 A_0 (R_L + r_o)}{r_o (1 + R_L g_m)} \quad 2.16 \quad 20$$

zu hohen Frequenzen hin. Der Lastpol ω_{p1}' wird dominant, wobei für eine hohe Phasenreserve eine minimale Lastkapazität vorauszusetzen ist.

[0042] Nun kann ohne Stabilitätsrisiko A_0 sehr groß gewählt werden, was die Regelabweichung der unbelasteten Stabilisierungsschaltung auf die Input-Offsetspannung des differentiellen Eingangspaares minimiert. 25

[0043] Der Ausgangswiderstand hängt dann entsprechend Gleichung 2.12 weitgehend von der Konstante k_1 ab und kann gezielt festgelegt werden.

[0044] Die Lastabhängigkeit der Führungsgröße aus Fig. 3 bewirkt eine Schleife (Loop) im eigentlichen Regelkreis, dessen Übertragungsfunktion eine Grenzfrequenz aufweist, die wesentlich höher als die Grenzfrequenz des innen nicht gegengekoppelten Verstärkers ist ($k_1 = 0$, Fig. 1). Die Verschiebung der inneren Grenzfrequenz bewirkt die Stabilität des äußeren Kreises. Bei gleichbleibender Bandbreite wird die Verstärkung durch die innere Gegenkoppelung reduziert, was nur einen Einfluss auf den Ausgangswiderstand ausübt. 30

[0045] Fig. 6 zeigt dazu die schaltungstechnische Umsetzung eines erfindungsgemäßen linearen Spannungsreglers. Die Laststrecke (Source-Drain-Strecke) eines NMOS-Feldeffekttransistors T_1 ist dabei zwischen den Ausgang out des Spannungsreglers und das positive Versorgungspotential VDD geschaltet. Parallel dazu ist über einen Widerstand R_3 die Laststrecke (Source-Drain-Strecke) eines weiteren NMOS-Feldeffekttransistors T_2 geschaltet, der auf den Transistor T_1 abgestimmt ist. Zwischen die Laststrecke (Source-Drain-Strecke) des Transistors T_2 und das Versorgungspotential VDD ist der durch einen Transistor T_8 gebildete Eingangszweig eines Stromspiegels geschaltet. Die Steueranschlüsse (Gates) der beiden Transistoren T_1 und T_2 sind miteinander sowie mit dem Ausgang einer Treiberstufe DA verbunden. 35 40

[0046] Die Treiberstufe DA wird durch eine Differenzverstärkerstufe angesteuert, die ein über Emitterwiderstände R_4 und R_5 emittergekoppeltes und aus einer emitterseitigen Stromquelle CS gespeistes bipolares Transistorpaar mit Transistoren T_4 und T_5 aufweist. In die Kollektorzweige des Transistorpaares (Transistoren T_4 und T_5) ist eine durch einen weiteren Stromspiegel (MOS-Feldeffekttransistoren T_5 und T_6) gebildete differentielle Last geschaltet. An den Kollektor eines Transistors (Transistor T_3) des Transistorpaares ist dabei der Eingang der Treiberstufe DA angeschlossen. Dieser Transistor T_3 ist über seine Basis mit dem Abgriff eines zwischen den Ausgang out und ein Bezugspotential VSS geschalteten, Widerstände R_1 und R_2 aufweisenden Spannungsteiler angeschlossen. 45

[0047] Der Emitter des anderen Transistors T_4 des Transistorpaares, dessen Basis mit der Referenzspannung V_{ref} beaufschlagt ist, ist mit dem Ausgangszweig (Transistor T_7) des einen Stromspiegels verbunden, dessen Eingangszweig durch den Transistor T_8 gebildet wird. Auf diese Weise wird von einem durch die Referenzspannung V_{ref} hervorgerufenen Emitterstrom ein lastabhängiger Strom abgezogen. 50

[0048] Der Transistor T_1 ist also das laststromführende Stellglied. Die Rückkoppelung an den invertierenden Eingang eines Miller-Verstärkers (T_3 - T_6) führt über den Spannungsteiler R_1 und R_2 . Die Emittergegenkoppelungswiderstände R_4 , R_5 dienen zur Einstellung der Verstärkung des offenen Kreises. Um den durch die hohe Gate-Kapazität des Stellgliedes verursachten zusätzlichen Pol zu hohen Frequenzen hin zu schieben, wird das Gate des Transistors T_1 über einen Buffer niederohmig angesteuert. Bei Bedarf kann die innere Schleife (Loop) durch einen Kondensator C_1 stabilisiert werden. 55

[0049] Mit Hilfe des auf den Transistor T_1 abgestimmten Transistors T_2 wird an R_3 die lastabhängige Spannung $V_{gs} - V_{th}$ abgebildet. Über den Stromspiegel T_7 , T_8 wird lastabhängig die Emitterspannung von T_4 beeinflusst, was einer Änderung der Referenzspannung an dessen Basis äquivalent ist. Die oben angewendete Konstante k_1 berechnet sich somit zu 60

$$k_1 = \frac{\frac{w_{T7}}{l_{T7}} R_4}{\frac{w_{T8}}{l_{T8}} R_3}, \quad 2.17 \quad 65$$

wobei w für die Weite und l für die Kanallänge des jeweiligen PMOS-Feldeffekttransistors steht. Vorteilhafterweise wird

R_3 abgestimmt auf die Widerstände R_4 und R_5 am Layout platziert.

[0050] Das Gleichstrom-Verhalten des linearen Spannungsreglers zeigt das Diagramm in **Fig. 7**. Die Konstante k_1 liegt in diesem Fall bei $k_1 = 1/30$. Der Regler ist mit einem systematischen Offset versehen, um eine Zentrierung der Ausgangsspannung auf einen mittleren Laststrom zu erreichen.

5 [0051] Die Wechselstrom-Stabilitätsanalyse bei offener Schleife (Open Loop) liefert das aus **Fig. 8** ersichtliche Bode-Diagramm. In Abhängigkeit von der Lastkapazität ist dabei die Phasenreserve aufgetragen.

[0052] Im Arbeitsbereich zwischen $C_L = 1 \mu\text{F}$ bis $100 \mu\text{F}$ liegt die Phasenreserve immer über $\varphi_R = 60^\circ$, womit ein annähernd aperiodisches Einschwingverhalten im geschlossenen Kreis erreicht wird.

10 [0053] Größere Kapazitäten wirken stabilisierend, bei einem nach unten erweiterten Kapazitätsbereich bis $C_L = 1 \text{ nF}$ ist die zu erwartende Phasenreserve immer noch größer als $\varphi_R = 50^\circ$.

[0054] Eine Gegenüberstellung des kompensierten Reglers ($k_1 = 1/30$) mit einer äquivalenten nicht kompensierten Spannungsregelung ($k_1 = 0$) bei gleichen Lastverhältnissen ist der **Fig. 9** zu entnehmen.

15 [0055] Die Verstärkung reduziert sich bei Kompensation von $V = 72.6 \text{ dB}$ auf $V' = 22.3 \text{ dB}$, $f_{p1} = 3.8 \text{ kHz}$ verschiebt sich durch die konstante Last nur minimal zum Lastpol $f_{p1}' = 3.5 \text{ kHz}$. Der Verstärkerpol f_{p2} erfährt eine Transformation von $f_{p2} = 181.6 \text{ Hz}$ auf eine Frequenz von $f_{p2}' = 59.4 \text{ kHz}$.

[0056] Damit kommt im Bodediagramm der kompensierten Stabilisierungsschaltung der zweite Pol erst bei Frequenzen über dem Nulldurchgang des Amplitudenganges zu liegen, was Stabilität im geschlossenen Kreis garantiert.

20 [0057] Dieses Prinzip lässt sich auf alle Linearregler anwenden, bei denen eine direkte (I_{out}) oder indirekte Messung des Ausgangsstromes (V_{gs} , V_{be} des Steltransistors) möglich ist, und die Referenzspannung mit steigendem Laststrom reduziert werden kann.

Patentansprüche

- 25 1. Spannungsregler zum Versorgen einer an seinen Ausgang anschließbaren Last (R_L , C_L) mit einem Operationsverstärker (OP), der zwei Differenzeingänge und einen Ausgang aufweist, einer Referenzspannungsquelle (Q), an die einer der beiden Differenzeingänge angeschlossen ist und die eine Referenzspannung (V_{ref}) erzeugt, einem Transistor (T, T_1), dessen Steueranschluss mit dem Ausgang des Operationsverstärkers (OP) gekoppelt ist und dessen gesteuerte Strecke zwischen einen Pol einer Versorgungsspannung (VDD) und den Ausgang (out) des Spannungsreglers geschaltet ist,
 - 30 einem Rückkopplungsnetzwerk (R_1 , R_2), das zwischen den Ausgang (out) des Spannungsreglers und den anderen Eingang des Operationsverstärkers (OP) geschaltet ist, und
 - einer mit dem einem Eingang des Operationsverstärkers (OP) zuordenbaren Signalzweig und dem Ausgang (out) des Spannungsreglers gekoppelten Einrichtung zum Subtrahieren einer der Last am Ausgang (out) des Spannungsreglers entsprechenden Kompensationsspannung von der Referenzspannung (V_{ref}), **dadurch gekennzeichnet**, dass in der Einrichtung zum Subtrahieren einer Kompensationsspannung von der Referenzspannung
 - 35 ein weiterer Transistor (T_2) vorgesehen ist, dessen Steueranschluss mit dem Steueranschluss des einen Transistors (T_1) verbunden ist und dessen gesteuerte Strecke unter Zwischenschaltung eines Widerstands (R_3) der Laststrecke des anderen Transistors (T_1) parallel geschaltet ist.
- 40 2. Spannungsregler nach Anspruch 1, bei dem die Einrichtung zum Erzeugen der Kompensationsspannung den in die Last (R_L , C_L) fließenden Strom (i_{out}) auswertet.
3. Spannungsregler nach Anspruch 1 oder 2, bei dem als Transistor (T, T_1) ein MOS-Feldeffekttransistor vorgesehen ist, der eine Schwellspannung (v_{tn}) aufweist und an dem eine Gate-Source-Spannung (v_{gs}) anliegt, und die Kompensationsspannung gleich der Differenz von Gate-Source-Spannung (v_{gs}) und Schwellspannung, (v_{tn}) multipliziert mit einer bestimmten Konstanten ist.
- 45 4. Spannungsregler nach Anspruch 3, bei dem die Konstante (k_1) möglichst hoch ist.
5. Spannungsregler nach einem der vorherigen Ansprüche, bei dem die beiden Transistoren (T_1 , T_2) aufeinander abgestimmt sind.
6. Spannungsregler nach einem der vorherigen Ansprüche, bei dem der Strom durch die gesteuerte Strecke des weiteren Transistors (T_2) mittels eines Stromspiegels (T_7 , T_8) abgenommen und dem Eingangskreis des Operationsverstärkers (OP) zugeführt wird derart, dass der Ausgangsstrom des Stromspiegels (T_7 , T_8) von einem der Referenzspannung (V_{ref}) ent sprechenden Strom im Eingangskreis subtrahiert wird.
7. Spannungsregler nach einem der vorherigen Ansprüche, bei dem der Operationsverstärker (OP) zu seinem immanenten Offset einen zusätzlichen Offset erhält.

Hierzu 6 Seite(n) Zeichnungen




FIG 5




FIG 6




FIG 1




FIG 2




FIG 3




FIG 4




FIG 7




FIG 8




FIG 9